第五届SoCIP年会探讨IC设计新挑战

随着半导体工艺的不断推进，从65nm、40nm到现在的28nm，给SoC设计带来了诸多挑战，如布线拥挤、时序收敛等，怎样面对并解决这些挑战是目前许多SoC设计提供商急需思考以及解决的问题。SoC设计领域最新技术和以产品信息为特色的第五届SoCIP年会于5月9日和11日分别在上海和北京举行，年会聚集了众多SoC及IP供应商以及EDA工具供应商，如SpringSoft、Tensilica、Algotochip等，与会工程师一起探讨以及交流SoCIP相关的领先技术，帮助工程师正确选择SoCIP，缩短设计流程。 作为主办方的S2C(思尔芯)也借此次研讨会发布了其第五代基于赛灵思Virtex-7 PFGA的完整SoC原型验证解决方案TAI Logic Module。S2C可实现整合1、2、4或9颗赛灵思Virtex-7 2000 FPGA，在单板上支持从两千万到一亿八千万ASIC门的FPGA原型验证平台。与前一代产品相比，基于Virtex-7 FPGA的TAILogic Module不仅大大扩增了容量，在I/O、互连与时钟性能方面也有相当的提高。S2C公司董事长兼首席技术官陈睦仁表示：“随着目前智能手机等设备的体积越来越小，开发时间也在缩短。面对目前国内许多SoC芯片设计商都购买成熟IP设计产品所导致的同质化以及创新能力不足等问题，陈仁睦表示，最大的差异化应该表现在软件开发以及架构方面，IP就如一辆车的零件，再好的零件如果没有很好的组装也是没有价值的。 已连续3年都参加SoCIP年会的EDA工具供应商SpringSoft在此次展会上主要介绍了其ProtoLink ProbeVisualizer，其运用专利互连技术、创新自动化软件和小型FPGA IP，为Xilinx和Altera的FPGA产品提供支持，可覆盖超过80%的FPGA原型用法。SpringSoft资深处长茅华表示：“SoCIP研讨会为我们提供了一个很好的平台，有一定的宣传效果，可以把每年我们新的产品或新实现的功能介绍给工程师，让他们能熟悉我们的公司和产品。” 今年第一次参加SoCIP研讨会的Algotochip是一家专门进行数字芯片设计的公司。Algotochip可直接把客户提供的C算法转化为完整的SoCGDSII，根据设计的复杂性可将设计周期缩短至8周~16周，帮助客户加快产品上市的时间。但对于开发过程中涉及的专利以及内容保密等问题，Algotochip运营和商务开发副总裁Mike Hong表示：“客户提供给我们的C代码都为客户自己开发，我们不会去了解它具体的应用以及能实现的功能，并且我们最后开发出的芯片解决方案也完全归客户所有。” 可定制数据平面处理器IP芯片的提供商Tensilica也参与了此次研讨会，Tensilica亚太地区销售总监Sam Wong做了“处理器IP授权与自主设计”的演讲，他表示，Tensilica相对于竞争对手最大的优势就是可定制，用户可自定义指令集，开发满足他们需要的产品。对于目前比较热门的4G LTE技术，Sam Wong表示，Tensilica每18个月会推出新品，目前也在针对4G LTE技术开发了DSP，以应对其庞大的数据量。目前Tencilica的出货量已经达到了每年10亿片，这对于IP提供厂商来讲是一个重要的里程碑。 《电子设计技术》网站版权所有，谢绝转载