Vivado设计套件将可编程系统集成度和实施速度提升4倍

500名赛灵思设计工程师，历经4年的研发时间，并有20余家IP和EDA合作伙伴参与产品研发，近百家客户参与了长达一年的试用版本测试，被赛灵思(Xilinx)称为可编程颠覆之作的Vivado设计套件2012.1版本将公开发布。赛灵思公司全球高级副总裁、亚太区执行总裁汤立人表示，Vivado设计套件是面向未来十年 “All Programmable”器件而精心打造的，Vivado设计套件要解决的实质问题，就是致力于加速其设计生产力，即加速IP集成、加速实现，使生产力加倍。 就28nm工艺而言，赛灵思开发出了许多类型的可编程技术，从逻辑和I/O、软件可编程ARM 处理系统、3D IC、模拟混合信号(AMS)、系统到IC设计工具以及IP等。赛灵思将上述可编程技术进行不同组合，然后集成到“All Programmable”器件中，如目前发货的基于堆叠硅片互联技术(SSIT)的Virtex-7 2000T FPGA和Zynq-7000可扩展处理平台(EPP)以及支持高级模拟混合信号(AMS)、高性能SERDES和PLL到可编程数据转换器资源的FPGA。 总之，这是一个全面的系统级的器件。“未来，‘All Programmable’器件不仅仅只涵盖可编程逻辑设计，它们将是可编程的系统集成，投入的芯片越来越少，而集成的系统功能却越来越多。” 汤立人表示，在利用“All Programmable”器件创建系统的时候，设计者所面临的是一套全新的集成和实现设计生产力的瓶颈问题。为了解决集成和实现的瓶颈，使用户能够充分利用这些“AllProgrammable”器件的系统集成能力，赛灵思打造了全新Vivado设计套件。 据了解，Vivado设计套件包括高度集成的设计环境和新一代从系统到 IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBAAXI4互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys系统约束(SDC)以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的Vivado工具将各类可编程技术结合在一起，能够可扩展实现多达1亿个等效ASIC门的设计。 为了解决集成的瓶颈问题，Vivado设计套件采用了用于快速综合和验证C语言算法IP的ESL设计，实现重用的标准算法和RTL IP封装技术，标准IP封装和各类系统构建模块的系统集成，模块和系统验证的仿真速度提高了3倍，与此同时，硬件协同仿真将性能提升了100倍。 汤立人表示，Vivado设计套件要解决的实质问题，就是致力于加速其设计生产力，即加速IP集成、加速实现，使生产力加倍。 为了解决实现的瓶颈问题，Vivado工具采用层次化器件编辑器和布局规划器、速度提升了3倍~15倍，且为SystemVerilog提供了业界最好的逻辑综合工具、速度提升4倍且确定性更高的布局布线引擎，以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。此外，增量式流程能让工程变更通知单(ECO)的任何修改只需对设计的一小部分进行重新实现就能快速处理，同时确保性能不受影响。最后，Vivado工具通过利用最新共享的可扩展数据模型，能够估算设计流程各个阶段的功耗、时序和占用面积，从而达到预先分析，进而优化自动化时钟门等集成功能。Vivado设计套件从总体上把集成度和实现速度提高至原来的4倍。 汤立人说，赛灵思早在1997年就推出了ISE设计套件。ISE套件采用了当时非常具有创新性的基于时序的布局布线引擎，这是1995年4月赛灵思收购NeoCAD获得的。在其后15年的时间里，随着FPGA执行功能的日趋复杂，赛灵思为ISE套件增添了许多新技术，包括多语言综合与仿真、IP集成以及众多编辑和测试实用功能，努力不断从各个方面改进ISE设计套件。 汤立人表示，赛灵思通过借鉴ISE设计套件的所有经验、注意事项和关键技术，并充分利用最新的EDA算法、工具和技术，才打造出了这一颠覆性的全新Vivado设计套件。汤立人称，Vivado设计套件远远超越了赛灵思目前的ISE设计套件。为帮助客户顺利过渡到Vivado设计套件，赛灵思将继续坚定地为采用7系列及更早期的赛灵思FPGA技术的客户提供ISE支持。今后Vivado设计套件将成为赛灵思的旗舰设计环境，支持所有7系列器件及赛灵思未来器件。 《电子设计技术》网站版权所有，谢绝转载