Altera公开20-nm创新技术

Altera的下一代器件延续了硅片融合的承诺. Altera公司(NASDAQ: ALTR)今天公开了在其下一代20-nm产品中规划的几项关键创新技术。延续在硅片融合上的承诺，Altera向客户提供终极系统集成平台，以结合FPGA的硬件可编程功能、数字信号处理器和微处理器的软件灵活性，以及面向应用的硬核知识产权(IP)的高效。Altera在20 nm的体系结构、软件和工艺的创新，能支持更强大的混合系统架构的开发，带来性能、带宽、集成度和功效的新的提升。 Altera的20-nm混合系统架构包括40-Gbps收发器技术、下一代精度可调数字信号处理(DSP)模块体系结构以提供高达5 TFLOP（每秒5万亿次浮点运算）的IEEE 754标准浮点运算性能、异质混合3D IC技术即通过创新的高速互联接口来集成FPGA和用户可定制HardCopy ASIC，或者集成包括存储器、第三方ASIC、光接口等在内的各种技术。Altera是业界唯一能够在一个器件中集成FPGA和ASIC的公司。 20-nm混合系统架构在功耗管理方面继续创新，包括自适应电压调整、可编程功耗技术、以及工艺技术优化等，使得Altera器件功耗比前一代降低了60%。 异质混合20-nm系统的开发通过全功能高级设计环境得以实现，这一设计环境包括系统集成工具(Qsys)、基于C的设计工具(OpenCL)以及DSP开发软件(DSP Builder)。Altera持续关注通过增强其开发工具以在20nm实现业界最快的编译时间，来提高设计人员的效能。

Altera公开20-nm创新技术
gwrednc

Altera研发资深副总裁Bradley Howe评论说：“下一代通信、网络、广播和计算应用设计人员在扩展带宽、提高性能以及降低功耗方面面临越来越大的需求。我们在20 nm的创新使我们能够交付非常高效、非常灵活的混合系统架构，利用20-nm FPGA最新工艺技术提供高度优化的专用电路。其结果是该器件以最低功耗提供业界水平最高的IC集成度、性能和带宽。” Altera下一代器件采用TSMC的20-nm工艺技术和业界最高的系统集成度，并包括硬核ARM处理器子系统。20-nm 片上系统(SoC) FPGA为客户提供了从28-nm到20-nm的软件移植途径，同时将处理器子系统的性能提高了50%。 《电子设计技术》网站版权所有，谢绝转载 {pagination} 即将实现的创新包括： 最高串行带宽：40-Gbps芯片至芯片和28-Gbps背板收发器 Altera 20 nm收发器技术创新将实现业界最大串行带宽，支持向100G背板和400G系统的发展。20-nm器件包括驱动CEI-25G-LR和以太网4x25G背板的28-Gbps收发器，面向芯片至芯片或者芯片至光模块连接而设计的40-Gbps收发器。Altera在20 nm实现的收发器技术创新成为开发兼容CEI-56G收发器的基础，为驱动下一代400G光网络、400G线路卡等提供连接能力。 具有高速芯片至芯片接口的异质混合3D IC 在20 nm，Altera将引入创新的高速芯片至芯片接口，用于在一个3D封装中集成多个管芯。采用这一创新接口，Altera能够交付面向客户的异质混合3D系统，该系统可集成FPGA和用户定制的HardCopy ASIC，或者包括存储器、第三方ASIC和光接口等各种其他技术。借助FPGA、HardCopy ASIC或者第三方ASIC的集成，Altera能够提供10倍于任何28-nm产品系统集成度的单器件解决方案。Altera的异质混合3D IC将采用TSMC的的芯片-晶圆-基底 (CoWoS) 集成工艺进行制造。利用这些器件，开发人员可大幅度提高系统集成度和系统性能以突出产品优势，同时还可以降低系统功耗，减小了电路板空间，并降低系统成本。 Altera在20-nm器件刷新了业界的TFLOP/W基准。下一代精度可调DSP模块增强技术实现了5 TFLOP（每秒5万亿次浮点运算）的IEEE 754标准浮点运算性能。在此性能水平上，Altera 20-nm器件的每瓦TFLOP要比竞争FPGA高5倍。结合了最具效能的OpenCL C设计流程、ARM硬核处理器子系统以及最高的TFLOP/W的硅片效率，Altera的20-nm器件提供了终极异质混合计算平台。 《电子设计技术》网站版权所有，谢绝转载