五大IoT动力重塑半导体产业,可配置处理器IP大有可为？

两年前Cadence收购IP黑马Tensilica，引得业界评论一度甚嚣尘上。对于很多人来说，要了解EDA公司已经很难了，但他们不同寻常的发展轨迹，使得各种揣测更是难上加难。日前，原Tensilica创始人、Cadence公司现任IP事业部首席技术官Chris Rowen博士，在加入Cadence后首度接受中国媒体采访，就半导体产业的发展方向、SoC设计如何满足未来需求以及Cadence的IP业务等诸多热点问题进行了一一解读。

7Vnednc

可配置处理器与标准CPU/DSP有何区别？ Chris Rowen博士作为可配置处理器IP的开发者，创办了以可配置处理器内核为主要业务的Tensilica公司，该公司曾与超过200家公司达成IP授权，其中包括7家世界Top 10芯片公司。而在创办Tensilica之前，Rowen博士曾先后担任Microprocessor Development公司副总裁、Synopsys公司副总裁及设计重用事业部总经理，一度引领了RISC架构开发并帮助创办了MIPS公司。可以说，Rowen博士见证了半导体产业几十年的兴衰起落，更是引领了几代处理器的发展潮流。 我的第一个问题就是，可配置处理器与标准CPU、DSP究竟有什么区别？SoC设计变得越来越复杂，可配置处理器在应对这一挑战时有什么优势？Rowen博士表示，在SoC设计中，传统的CPU和可配置处理器是互补的关系。CPU就像系统管理员，运行高级的处理程序。而对于某些特定的应用子系统来说，例如视觉、图像、音频、声音、无线通信和I/O等，需要通过协处理器给CPU减轻实时处理的工作负担，以便它能够以更高的性能、更低的功耗运作。 传统的DSP通常扮演“减负引擎”的角色，而针对不同的应用子系统，Tensilica开发了广泛的DSP核，用于不同类型的减负工作。Rowen博士表示，IoT是一个很典型的例子，它对于成本和功耗的要求都非常高，在某些基础设备中，标准的8位、16位或32位的MCU就足够了。但如果需要更高的效率和性能，则需要可配置处理器结合IoT的运算、存储等特征，与CPU进行无缝的结合。他强调，也正是IoT应用，将Tensilica的可配置处理器带到了更广阔的应用场景中。 Tensilica处理器内核中固有的可编程性可以通过固件升级协调性能并修正缺陷，不仅降低了设计风险，还可缩短上市时间。 以下是Tensilica处理器与传统CPU和DSP内核之间的本质区别：

7Vnednc

“设计师通常想要在数据层中使用编程功能，而在数据层中使用处理器面临着四大障碍，分别是数据吞吐量、加入硬件设计流程、处理速度、定制挑战”，Rowen博士表示，“Tensilica能够提供克服这四大障碍的核心技术，我们结合了更高性能的CPU和DSP内核，而最闪亮的地方就在数据层中——执行困难任务、处理复杂算法、并卸载主机处理器。我们的处理器和DSP可实现可编程性、低功耗、优化的性能和小核尺寸。” 五大动力重新塑造半导体产业 作为半导体领域的大师级人物，硅芯片技术对Rowen博士充满着着历久弥新的独特魅力。在他看来，SoC设计仍然有着大量的创造力，尽管摩尔定律在放缓，但是更多的新系统架构在涌现，它结合了新的算法、新的有线和无线通信方式、设备与云之间的分布式计算，以及固化于每个芯片和每个系统中的多个层级的智能和安全性能，而这些，都在推动半导体产业向着崭新的方向前进。 Rowen博士表示，他所看到激动人心的应用趋势包括IoT，汽车和无人机等应用中基于机器视觉的智能系统，以及逐渐在众多系统中实施的深度学习等应用。特别是随着IoT的发展，所衍伸出的五大技术正在成为产业发展的关键动力。 未来的驱动力之一首先是“Things that Think”。计算能力从1960年代的大型机开始，又经历了小型计算机、PC、桌面互联网，现在正在经历从移动互联网向IoT的过渡。伴随着IoT时代的来临，越来越多的终端将具备智能性，且智能终端的种类将会多种多样。 第二大驱动力就是伴随着势不可挡的数据浪潮，能耗问题会更加凸显。Rowen博士解释，越来越多的设备可以联网，也就意味着越来越多的数据需要传输，而不同的数据类型需要访问不同的设备，有的需要访问计算机硬盘，有的需要访问DRAM，有的需要访问不同的Cache层级，有的则需要访问云端……而不同类型的数据接入所消耗的能量是不同的，未来，环境能量采集技术、低功耗技术将会大行其道。 第三大驱动力是分布式数据和计算能力。他进一步解释，IoT的分布式服务能力是基于新的联网节点的感知、分享和控制能力所建立起来的，这些新的联网节点对大量的硬件设备来说是前所未有的新机遇，它们的共同特点都是低成本、低功耗并具备大量的传感器，此外，它们还必须“Always Alert”。这些保持长时间待机的节点可能是独立的设备，也可能是SoC中的子系统。边缘节点诸如可穿戴设备、医疗设备、智能家居设备、工业设备等主要负责传感功能，手机、平板、PC、网关等负责汇聚功能，最后由数据中心进行分析。 第四大驱动力是对于能耗问题的进一步控制，主要通过分层级的自动识别技术来实现。以人与智能音频设备的语音交互为例，当你说“Hello audio”时，正在待机的设备被唤起注意，当你再提出更高阶的指令时，例如“Turn up volume”，“Play ‘Like a Virgin’”，“what is Madonna’s biggest hit”，智能音频设备会根据不同的指令类型，选择不同的应用程序或是去访问云端。通过将所需消耗的能量分层，从而最大程度地降低能耗。

7Vnednc

第五大驱动力就是感知真实的世界。伴随着“感知”的需求，各种各样的传感器数量每年都在不断增长，其中以图像传感器为最，其次是音频传感器、运动传感器和环境传感器。而单芯片集成多传感器和处理器会是未来的主要方向。 EDA公司为什么要做IP？ 知道你们和我一样好奇Cadence的 IP业务进展，所以我问Rowen博士：Cadence目前在处理器IP方面有哪些新进展？整合带来了哪些积极的影响？以及Cadence的IP业务策略是什么？ Rowen博士表示，Cadence 的IP业务成长很快，4年前，只是该领域很小的参与者。而现在，Cadence已经成为全球第四大IP供应商、全球最大的DSP IP供应商、处理器领域整体出货量排名第二的IP授权商，并且，在接口IP、存储器IP、验证IP等领域全方位布局，为客户提供丰富而完整的解决方案。 在此，我斗胆猜测一下，历史上IP一直表现出向上的势头，而设计服务是一个容易波动的领域。特别是随着摩尔定律趋缓，工艺制程的突破越来越难，而SoC设计越来越复杂，IP复用程度越来越高。因此，IP对于寻求差异化设计的公司来说变得越来越重要。这也是为什么Cadence、Synopsys这样的EDA巨头都越来越重视IP，都通过不断的收购、整合来扩充IP产品线的阵容。 Rowen博士的答案从某种程度上验证了我的猜测。他透露，IP目前占据Cadence所有业务的12%，是公司未来增长的关键策略。Tensilica作为全球DSP IP内核的领先供应商，在音频、基带、视觉以及IoT领域的传感器融合方面有多种优秀的解决方案。过去几年来，Tensilica与Cadence的工具团队紧密合作，共同优化工具，致力于提升芯片性能，降低芯片尺寸、功耗。尤其是在先进的工艺节点，通过全面的工具套件、平台流程和IP予以实现。 目前，Cadence覆盖更为广阔的IP领域，业务范围涵盖全面的设计IP和处理器IP，且正在图像处理、SerDes接口、DDR存储以及针对复杂SoC设计的验证IP方案等方面寻求突破。特别是在移动互联网领域，Tensilica处理器被广泛用于手机、平板、游戏和一些用传感器收集信息的小设备中。得益于在高容量移动市场领域的成功，Tensilica处理器内核一年的出货量已经超过20亿颗。 在EDA工具方面，Cadence覆盖了从芯片级到板级再到系统级的工具平台。为了满足更复杂的SoC设计要求，Cadence今年新推出Genus和Innovus两大工具，它们能够紧密结合，提升数字化设计的效率。 Genus具备优异的可扩充性，能平行处理大量的功能模块，可在多重核心与机器之间执行时序驱动型分散式合成作业，合成流程中所有主要步骤均能有效运用多部机器与各机器中的多重CPU核心。 Innovus设计实现系统由大规模的并行架构所驱动，在先进的16/14/10nm FinFET工艺制程和其他成熟的制程节点上通常能提升10%~20%的功耗、性能和面积指标，可实现最高达10倍的全流程提速和容量增益。 “为了满足IoT时代多种多样的系统要求和挑战，我们的可配置处理器用处理器+软件的方式，结合了能源效率和定制化逻辑等要素，便于客户开发出独一无二的、低功耗、小尺寸的处理器，既能够减轻CPU的工作负荷，也能够实现固件功能可编程。”Rowen博士表示，“目前，我们关注那些在垂直市场有独特需要的系统设计公司，将我们先进的IP与全面的工具和平台流程相结合，帮助他们解决IoT设计的难题。” 《电子技术设计》网站版权所有，谢绝转载