长通道的阻抗一直往上窜这个事情其实不是个别现象了，相信大多数做高速串行信号的朋友，尤其是做背板系统的朋友都深有体会···

古人云 “三人行，必有我师焉”，这要是换成三个 AI 凑一块儿，那场面，简直太有看头了，谁是吾师也···

今天我们还是从仿真的角度出发，给大家介绍一下哪些因素会影响100G以上信号，这样大家也就知道为什么说100G以上信号的仿真会比较耗时了。

正方形和长方形的连接器，最宽的地方是对脚线，不能只量宽度，否则插不进去···

相比于信号质量本身受到很多因素的影响，导致设计无从下手。串扰不就很简单吗？只要拉开距离了，串扰问题不就解决了吗？

为什么拐角半径小了，会那么影响高频性能呢？

当高速先生问DeepSeek如何优化112Gbps信号过孔阻抗时，得到的答案提纲是这样的···

设计孔径、完成孔径和钻孔孔径这三个孔径到底一样不一样嘛？

一般我们layout时，trace要么走内层，上下都是参考层的带状线，要么走在表层，下面是参考层，上面是绿油和空气的微带线。高速信号通常会走在内层，因为走在外层损耗大，但今天我们来看点不一样的3种设计，信号走在第2层···

你能想象过孔优化好和没优化好的损耗差距有多大吗？仿真结果绝对颠覆你们想象。