广告

芯片设计就是在组装IP吗?

2016-06-16 赵娟 阅读:
动辄50万门的SoC设计所遇到的挑战,未来设计SoC更像是在进行Chip Assembling。

Cadence 的IP业务成长很快,4年前从一系列收购开始进入该领域,现在,Cadence已经成为全球第四大IP供应商、全球最大的DSP IP供应商、处理器领域整体出货量排名第二的IP授权商,并且,在接口IP、存储器IP、验证IP等领域全方位布局,为客户提供丰富而完整的解决方案。OYiednc

2016-06-15 180000
点击此处查看视频OYiednc

视频:Cadence公司IP集团代工行销与业务开发总监Thomas Wong与IP集团策略行销总监Kevin K. Yee接受EDN采访。OYiednc

Cadence公司IP集团代工行销与业务开发总监Thomas Wong先生与大家分享了公司在IP领域的现状,以及现在进入28nm/16nm时代,动辄50万门的SoC设计所遇到的挑战,未来设计SoC更像是在进行Chip Assembling。OYiednc

Cadence公司IP集团策略行销总监Kevin K. Yee先生进一步向大家介绍了利用了Cadence IP与ARM处理器的开发板,加速用户开发速度。OYiednc

IoT应用更需要快速、简单的“组装芯片”

现在很多针对IoT领域的IC,已经不再开始从0设计,而是购买很多IP模块进行组装,模块有内部开发,也有外包的,对功耗/性能/尺寸都要求。“对于外包IP来说,设计者/IC公司不想要来自不同IP厂商的太多合同,他们想简化自己的验证和设计,这就对一站式IP供应商的优势。”Wong指出。OYiednc

而且大的IP供应商可以很及时的将自己的IP库向更先进工艺节点进行更新,比如从28nm到14nm、7nm等。OYiednc

对于一些大的客户,像华为,设计能力和美国已经没有什么区别,但仍有很多中小IC设计公司的设计能力有待提高,尤其是从 PC到移动、再到IoT和可穿戴,出现很多新创公司,和ARM合作推出开发板来方便这类客户。OYiednc

几乎可以肯定的是,IoT器件不会是一个巨大的SoC,也不会采用尖端的工艺节点。它更有可能的是时钟速度< 200 Mhz,低于500K 门,采用55/40超低功耗或类似工艺,I/O接口也少于100。OYiednc

Yee指出,“通过我们和ARM合作的这个 ,3位工程师流片一个基于ARM的IoT芯片,可能只需要3个月时间。”OYiednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
赵娟
ASPENCORE中国区总分析师
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了