广告

自制吸锡线夹具来测量旁路电容的特征参数

2018-06-26 Istvan Novak 阅读:
在配电网中会大量使用旁路电容,其阻抗特性一般需要在比较宽的频率范围内测量。在测量参数和仪器都准备好的情况下,还需要合适的夹具将电容连接到测量仪器上。本文介绍一种简单的吸锡线夹具来达到测量的目的。虽然它具有误差大、连接不确定和连接阻抗不稳定等缺点,但对于频率在10MHz以下和阻抗只有几个mΩ的情况,这种简单的夹具足够应付了。

旁路电容器在配电网络中用得很多。现在大多数供应商不仅提供旁路电容器的典型特征参数,还提供各种仿真模型。尽管如此,工程师需要能够自己测量这些器件的特征参数。本文介绍了如何自制简单的夹具来测量电容器的特征参数。 ILvednc

旁路电容器的阻抗可以在相当宽的频率范围内测量,我们可以由此了解该部件的小信号等效行为。通过对复阻抗进行后处理,可以得到作为频率函数的电容、有效串联电感(ESL)和有效串联电阻(ESR)。如果需要,也可以将DC和AC偏置电压相关参数和温度添加到输入参数组中。这些在早期出版的书刊中都有详细描述。用于同样目的的仪器和测量设置也早已确定。为了测量具有高电容和低ESR的旁路电容的阻抗,在双端口并联连接中要选择合适的矢量网络分析仪(VNA)。ILvednc

一旦准备好测量仪器,接下来的挑战就是如何将电容器连接到仪器上。对于快速和简单的测量,自制的夹具就足以应对啦。ILvednc

吸锡线夹具

这个夹具虽然简单又原始,但在低频率下工作得非常好。我们可以用两根又薄又软的同轴电缆线,一端带有连接器,另一端带有麻花辫。使用一个RG-178 SMA电缆跳线并在中间切断,可以得到两根相同长度的电缆。低频时,连接器类型无关紧要,而SMA连接器相对较小,成本低且容易从市面上买到。切割后,电缆线长度要足够长,以便连接网络分析仪和我们的夹具,并放置在前面的工作台上(如果可以的话,我们应该选择尽量短的电缆,只要可以连接就行了) 。ILvednc

剥开开口端的塑料护套,解开约1/4英寸线辫,并用辫子的方法连接起来。接下来,切割两个1英寸的吸锡线,在热缩短管上滑动,以串联方式焊接两根同轴电缆,将热缩管滑动到位,最后用热风枪吹热缩管使之收缩。这样我们就制作好了一个灵活的夹具,如图1所示。我们需要标记清楚,哪个是连接中心线的,哪个是连接同轴电缆线辫的。我们可以使用彩色热缩管,也可以像图1那样,用较长的热缩管标识同轴电缆的返回(线辫侧)。ILvednc

DI3-F1a-201807
DI3-F1b-201807

图1:夹具的吸锡线(上图)和D号电容器(下图)。ILvednc

ILvednc

电容器可以放置在两个裸露的吸锡线导体之间,构成一个双端口分路测量方案。在图1的下面,夹具中是一个D号(7.3×4.3 mm)电容器。这种夹具最适合利用安装压力产生连接(pressure-mount connection),不适用于焊接。其好处是,通过压力产生接触,可以避免组件产生热应力,还可以快速更换测量器件。压力安装连接可以通过装有弹簧的塑料或木夹来实现,甚至可以用手指挤压夹具使测量器件就位。如果担心身体阻抗会引起误差,可以在没有放置电容器时用手指抓住吸锡线电极,然后读取阻抗值。只要读数远高于电容器的阻抗,就可以忽略这个误差。ILvednc

如果我们使用短电缆并将频率限制在10MHz以下,通过VNA进行简单的响应直通校准(response-through calibration)就足够了。请注意,校准和测量是在不改变/断开电缆的情况下完成的,这可以提高测量的一致性。ILvednc

我们还应该进行额外的参考测量,必须在没有被测设备(DUT)的情况下(断开)测量夹具,然后再测量有DUT的情况。图2显示了这些参考案例的阻抗读数。我们所用的短路装置如图3所示。额外的电容器被拿走,零件底部的接线端子用一条吸锡线短路。ILvednc

DI3-F2-201807

图2:开路和短路情况下的阻抗大小。ILvednc

ILvednc

注意,短路参考器件的阻抗不完全为零,它具有有限的电阻和电感。为了测量真正的低阻抗,我们需要对短路器件进行表征,并进行更复杂的校准。ILvednc

DI3-F3-201807

图3:D号短路参考器件。ILvednc

ILvednc

在这个非常原始的夹具中,两个VNA端口之间通过线辫直接连接,形成了一条“隐蔽路径”。结果,对于短路读数(以及其它所有读数),我们得到的是如下参数的混合:ILvednc

a)DUT的实际阻抗;

b)一些接触电阻;

c)由这条“隐蔽路径”产生的残余误差。
ILvednc

开路读数和短路读数为我们提供了一个阻抗范围,在这个范围内我们可以信任只做了响应直通校准的夹具所测得的数据:DUT阻抗至少应是上限值的3~5倍(最好是10倍或以上)。在低频时,对应于开路和短路的迹线阻抗分别为20kΩ和2mΩ。短路阻抗迹线的上升尾部是由它的电感造成的。还要注意仪器噪声设置的测量下限低于0.1mΩ。ILvednc

图4显示了使用该夹具测量的10个DUT的阻抗大小。这些数据是通过用手将吸锡线按压在电容器端子上收集得来的。 ILvednc

DI3-F4-201807

图4:10个被测电容器的阻抗大小。ILvednc

ILvednc

频率读数接近1kHz,表明所测量的470μF电容具有严格的容差。当频率超过10 kHz,曲线开始分散,在1 MHz的串联谐振频率附近发散度达到最大。对于大容量电容器,数据表仅保证ESR的最大值(不是典型值或最小值),我们在这里看到的发散是典型的。ILvednc

当然,对于这种简单的夹具,我们还需要考虑接触电阻的扩展和一致性。在串联谐振频率之上,扩展会继续。从 1MHz到10MHz的上升表示电感效应。电感与电流路径的形状有关。由于这些电容器的大小和形状非常一致,电感扩展的可能原因也许是我们将夹具按压到DUT时,吸锡线连接线圈的尺寸变了。ILvednc

我们总是可以重新测量异常的器件。这样我们就知道数据是否需要更新,或一些部件是否异常。记住需要定期清洁吸锡线表面以去除污渍,同时还必须确保元件端子干净。ILvednc

总之,这种简单的夹具可能确实有一些缺点:“隐蔽路径”会引起误差,吸锡线软连接使电缆之间的连接更加不稳定,而且接触电阻可能变化。但是,对于频率低于10 MHz、阻抗高于几mΩ的测量,这种夹具结构简单、连接简便、校准容易,它所带来的好处远远超过其缺点。ILvednc

-Istvan Novak是Oracle的高级首席工程师,在高速数字、RF和模拟电路以及系统设计领域拥有超过30年的经验。他是IEEE的资深会员,著有两本有关电源完整性的书。他也讲授信号和电源完整性课程,并维护一个SI / PI网站。ILvednc

原文刊登在EDN美国网站,参考链接Solder-wick trick characterizes bypass capsILvednc

《电子技术设计》2018年7月刊版权所有,禁止转载。ILvednc

20160630000123ILvednc

本文为EDN电子技术设计 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
您可能感兴趣的文章
  • 新一代MCU向着边缘AI和实时控制发展 在工业和汽车领域,电机驱动和数字电源转换是典型的实时控制系统,要求处理器具有高实时性和强大的数学计算与处理能力。这些应用需要优质的ADC和PWM功能,并通过联动机制,形成高效、有机的实时控制系统。
  • 台积电疯狂产能升级,先进封装的好日子要来了? 先进封装现已成为人工智能驱动的计算革命的固有组成部分,而芯粒技术的兴起只会增强其在半导体生态系统中的重要性。台积电疯狂的产能升级以及与OSAT的合作都预示着先进封装技术的美好前景···
  • FinFET时代即将终结?半导体的下个十年或将基于这种架构 十多年前,FinFET的出现重新定义了芯片设计。虽然这些非平面晶体管仍然是非官方的行业标准,但它们的寿命可能已接近尾声···
  • 超越摩尔:当汽车电子遇见3D-IC 在IIC Shanghai 2024国际集成电路展览会暨研讨会同期举办的“2024中国IC领袖峰会”上,Cadence数字产品资深高级总监刘淼进行了“当汽车电子遇见3D-IC”的主题演讲,分享了Cadence在汽车电子与3D-IC发展方面的独到见解。
  • 以差异化为核,加码AI,这家FPGA公司单项业务暴涨36% 随着汽车电子、数据中心、人工智能等技术的兴起,有着“万能芯片”之称的FPGA芯片成为支持这些新场景应用的优先选择。因此,即使处于半导体行业下行期低谷,全球FPGA需求量也能在逆势中逐年增长。就在上个月,莱迪思(Lattice)公布了2023年财报,不出意外的,莱迪思又获得了两位数的增长……
  • PC行业重生的机会:AI PC会是CPU和DRAM的新甜点吗? 英特尔(Intel)和微软(Microsoft)等这一波PC革命的主要受益者,目前正积极推动配备AI CPU和AI软件助理的PC,并逐渐将AI应用从云端移至PC领域……
相关推荐
    广告
    近期热点
    广告
    广告
    广告
    可能感兴趣的话题
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了