RISC-V阵营在本月初召开的第一次开源指令集架构(ISA)年度高峰会时宣布，RISC-V正式商用「开放」！这场在硅谷举办的活动首度亮相业界多款即将商用的核心、FPGA、人工智能(AI)与互连芯片，这一时间也正值中国积极为该架构重整多达数百种RISC-V核心以及开发中的数十款核心之际。
在此次活动中，Western Digital (WD)详细介绍了一款32位嵌入式核心，计划用于2020年出货的消费固态硬盘(SSD)控制器中。除了开源的核心，WD还推出为RISC-V处理器打造的缓存一致性互连协议。此外，该公司目前也已经展开64位核心的开发工作了。
微芯科技(Microchip)旗下子公司Microsemi介绍一款五核心的复合芯片，预计将在2020年初嵌入于其PolarFire FPGA。该芯片象征该公司标准化采用RISC-V计划的第一步。
在热门的机器学习领域，新创公司SiFive介绍两款RISC-V芯片：一款基于Nvidia深度学习加速器的嵌入式推论组件，另一款训练芯片则采用全新RISC-V向量扩展以及HBM2内存与56Gbit/s串行解串器(Serdes)。
RISC-V基金会(RISC-V Foundation)早期成员Google将展示其TensorFlow Lite软件，瞄准在RISC-V芯片上执行Zephyr操作系统(OS)的嵌入式系统。比特币挖矿芯片公司比特大陆(Bitmain)则透露去年发表的Sophon Edge AI芯片采用了RISC-V核心作为其传感器中枢。
韩国SSD新创公司Fadu介绍采用7纳米(nm)制程的SSD控制器，它还采用了64位RISC-V核心。在去年RISC-V研会首次亮相的AI芯片新创公司Esperanto则介绍其高频乱序RISC-V核心ET-Maxion，采用台积电(TSMC)的7制程技术制造。
此次的活动还邀请来自恩智浦(NXP)、高通(Qualcomm)和Facebook AR/VR芯片设计团队发表专题演讲。此外，还有各种关于RISC-V的安全架构以及工具供货商最新消息的多个课程。
Western Digital将于明年4月发表32位Swerv核心的开源程序代码（来源：WD）
「我们很满意RISC-V生态系统在过去一年来取得的进展。」WD技术长Martin Fink指出，像特斯拉(Tesla)这样的知名大厂以及一些工具供货商都在去年加入了RISC-V基金会。「接下来，我们希望看到台积电和格芯科技(Globalfoundries)等代工厂的全力支持。」
Microchip FPGA业务营销总监Tim Morin说：「我认为生态系统即将出现......这是第一场商业RISC-V高峰会，而且是一场产业重大盛会。」
在当今这个以Arm为主导的处理器IP市场(2017年约有213亿台的出货量)，RISC-V的份量可说是微不足道。然而，市调公司Linley Group首席分析师Linley Gwennap在上个月由晶心科技(Andes Technology)举办的RISC-V CON大会上指出，RISC-V越来越具有吸引力，而且相当适用于嵌入式、汽车和物联网(IoT)等无需第三方软件广泛支持的应用。
他补充说，如果Google将Android移植到RISC-V 上，将使该架构更受益匪浅，而且还会得到RTOS供货商的更多关注。
SiFive至今已经提供多达400种执行Linux的RISC-V系统了。为了协助萌芽中的软件开发人员社群，另一批产品也呼之欲出了。
这场活动的最大惊喜之一是WD发布的开源协议——这是为了连接RISC-V处理器、加速器和内存而开发的缓存一致性互连协议。OmniXtend协议位于以太网络物理层(PHY)，在持续成长中的开放和专有互连组合中为RISC-V寻找新的定位。
Fink说：「CCIX或OpenCapi都不算是结构，而是点对点的协议。GenZ则是一种结构协议，但还无法支持缓存一致性，尽管未来将纳入支持，但也无法连接到像以太网络这样的低成本商用PHY。」
WD并非在号召支持者。相反地，该公司发布了OmniXtend程序代码，供第三方按需求使用。他说：「特别是有一种情况是没有人参与或支持之处。」
该公司旨在支持客户想要的任何接口。然而，它确实希望为英特尔(Intel)的Omnipath和DDR-T (x86处理器专用接口)提供开放式替代产品。
第一版OmniXtend预计将在明年6月推出，将采用WD的原型板、SiFive的RISC-V核心，以及Barefoot Networks的以太网络交换机(执行以P4语言编写的程序代码)。但该公司并未发布该设计的目标带宽或数据速率。
OmniXtend透过以太网络PHY提供一致性互连（来源：WD）
此外，WD将在明年4月前线上发布32位Swerv核心的开源程序代码。循序核心采用28nm制程制造，可执行最高达1.8GHz的频率，提供4.91CoreMarks/MHz，超越Arm、MIPS等现有的许多循序和乱序核心。
Fink说：「我们的第一颗RISC-V核心性能超出了原本的预期，因而能够取代目前使用的其他核心。」
该核心仿真器的开源程序代码据称现在就可以取得，但基于该核心的WD产品将于明年晚些时候推出。
WD的管理阶层支持针对该核心和协议的工作进展。Fink说，「虽然我在两年前刚加入WD时，开放来源还不是业界典范......我当时即预期会有一场仗要打，因而只能张开双臂迎接。」
该公司的一支特殊研发团队在2014年启动了RISC-V任务。Fink说：「他们告诉我目前在做什么，由于我有一些开源建模的背景，因而认为这真的很酷，而且也让我们有机会改变整个产业。」
今天，WD对于RISC-V的标准化承诺，最终将其用于每年出货超过10亿个核心中，这是该计划最终将取得主流动能的最佳案例之一。
Microsemi将在其中阶产品中嵌入一款5核心RISC复合芯片，建立PolarFire FPGA SoC产品线，并于2019年中期开始销售。该5核心复合芯片中的4颗核心支持Linux的内存管理和浮点单元，第5颗核心主要用于执行RTOS。
Microsemi并与SiFive合作量身打造这些核心，以及可以配置为暂存或直接存取内存的2MB L2快取。这些新的核心支持多项增强功能，可支持比典型应用处理器更具确定性的性能。例如，工程师关闭了分支预测器，可让所有的核心与内存保持一致。
为了安全起见，内存支持单一位纠错(SEC)和双位错误检测(DED)，以及物理内存保护。其内存区块中包括差分功耗分析安全加密核心、防御级安全启动，以及128Kbits只读闪存。
如同大多数FPGA，Microsemi预计这些产品将用于广泛市场，包括从航空航天与国防导弹、无线电到可携式医疗和测试设备、工业相机和无线远程无线电头端等。
Morin进一步解释说，「大多数人都会将芯片配置为两个分区，其中4个核心使用Linux，另一个专用RTOS则用于I/O。另一种常用模式则适用于具有两个嵌入式或实时应用的系统。」
PolarFire产品将支持多达500,000个逻辑单元和高达12.7G SerDes。相较于同样配置的赛灵思(Xilinx) Kintex和Artix组件，Micorsemi的目标更强调的是降低功耗和成本。
Renode的功能仿真模型——Antmicro开源架构，可供想要赶在2020年初推出芯片的工程师开始设计使用。Microsemi将一系列操作系统移植到核心，包括FreeRTOS、华为(Huawei)、Micrium和Zephyr RTOS。
Polar FPGA SoC将于2020年初推出，内含5颗RISC-V核心（来源：Microsemi）
除了硅谷的这场高峰会，在中国，对于RISC-V的浓厚兴趣也在沸腾中。对此，RISC-V基金会关注的重点在于整合各方资源于一条兼容的发展路径上。
RISC-V基金会执行董事Rick O'Connor表示，「我们正讨论到目前有数百项(或甚至高达数千项)[基于RISC-V的SoC]项目正在进行中；这听起来真的很疯狂......可能至少有40到50家公司或学术团体正在进行核心开发———部份用于内部，一些用于开源，以及一些投入商用。」
中国目前已经成立了两个RISC-V联盟。其中之一包括了阿里巴巴(Alibaba)、巨龙通讯(Great Dragon Telecom)、华为(Huawei)和中兴通讯(ZTE)等大型企业，计划打造RISC-V核心。另一个组织的开发重点在于将核心整合至SoC所需的工具和实务。
O’Connor说：「其他组织则仍处于起步阶段，尚未推出产品，但他们的目标是将同一区域的小型公司联系起来——并将其视为区域用户群。」
英特尔中国研究院(Intel Labs China)前院长方之熙(Jesse Zhixi Fang)说这些活动「立意良好，但我们必须避免核心ISA的细分化，并教育人们其开放性......我们试着透过教育人们保持核心ISA不变以避免零碎化。」方之熙最近被任命为RISC-V 基金会中国顾问委员会主席，负责加速推动RISC-V ISA在中国的应用。
O’Connor说：「在我们接触的业界或政府层级人员中，并没有任何人对使用不同版本的RISC-V感兴趣。」
方之熙说：「我想大家都不至于故意制造零碎化，但他们不一定会完全遵循标准核心的种种细节。」他并指出他带领的委员会将负责监督技术资料的翻译。
过去几年来，中国透过与AMD合资取得了x86、连手高通取得Arm以及透过IBM取得了Power等大部份主要的处理器架构。到目前为止，一些中国服务器制造商表示，他们仍更喜欢来自美国较成熟的资源，但这种情况可能即将改观。
一般而言，RISC-V免授权的本质，以及它并不专属于任何一家公司的事实，「改变了取得处理器的政治......以及政府对科技投资的视野，」O’Connor认为。
为了确保兼容性，该基金会还加速采用一套自我管理测试以提升认证计划。基础RISC-V规格现正进行最终审核，因为它可能是未来18个月内即将发布的一系列兼容性测试的首选技术。
O’Connor说：「这就是我们的首要任务之一。」
该小组选择了基于签名的自我认证，部份原因在于为了保持流程简单。在产生RTL程序代码之前，核心开发人员可在使用高阶模型进行硬件仿真的某个阶段进行测试。
他说，例如在中国成立的组织「可能希望能共同执行测试，但却缺少正式的RISC-V兼容性实验室计划。」
(原文发表于ASPENCORE旗下EDN姐妹网站EETimes，参考原文：RISC-V Takes a Leap Forward，by Rick Merritt；编译：Susan Hong)
最前沿的电子设计资讯
