随着人工智能、机器学习等应用场景快速发展演进，对芯片的算力、安全性等性能也提出了更高的诉求。
据市场调研公司Semico Research数据显示，2018年FPGA市值约为10亿美元，在未来4年内，人工智能应用中FPGA的市场规模将增长3倍，达到52亿美元。
Achronix Semiconductor总裁兼首席执行官Robert Blake表示：“目前人工智能、机器学习等应用场景的FPGA市场约为25%，预计两年后将达到72%。如此庞大的市场空间，则需要性能更高、更加灵活的AI算法解决方案。”
为满足人工智能/机器学习（AI/ML）和高带宽数据加速应用日益增长的需求。5月21日，Achronix在深圳召开媒体交流会，宣布推出采用了TSMC的7nm FinFET工艺制造的，具有创新性的、全新FPGA系列产品Speedster®7t系列。
据Achronix总裁兼首席执行官Robert Blake介绍，Speedster7t系列基于一种高度优化的全新架构，从而获得有类似ASIC一样的性能、可简化设计的FPGA灵活性和增强功能，会远高于传统的FPGA解决方案。
Achronix总裁兼首席执行官Robert Blake
Robert Blake表示Speedster7t是Achronix历史上最令人激动的发布，代表了建立在四个架构代系的硬件和软件开发基础上的创新和积淀，以及与我们领先客户之间的密切合作。
Speedster 7t是灵活的FPGA技术与ASIC核心效率的融合，提供了一个全新的“FPGA+”芯片品类，可将高性能技术的极限大大提升。Robert指出，这款新产品他们在三年前就开始规划，过程中，Achronix工程团队重新构想了整个FPGA架构，要平衡片上处理、互连和外部输入输出接口（I/O），以实现数据密集型应用吞吐量的最大化，应用场景包括高性能AI/ML应用、数据中心的边缘计算、网络处理、5G网络处理、存储、IP授权技术。
此外，Achronix在SpeedcoreeFPGA IP中采用了与Speedster7t FPGA中使用的同一种技术，可支持从Speedster7t FPGA到ASIC的无缝转换。FPGA应用通常具有必须保持可编程性的功能，而其他固定功能则是专用于特定的系统应用。对于ASIC的转换而言，固定功能可以被固化进ASIC结构中，从而减小芯片面积、成本和功耗。当使用SpeedcoreeFPGA IP将Speedster7t FPGA转换为ASIC时，客户有望节省高达50％的功耗并降低90％的成本。
传统的基于DSP的FPGA计算单元是针对无线滤波等复杂应用而设计的，其DSP、LUTs、存储单元是分立的，需要高精度和浮点数字格式，布线也限制了其性能，在处理AI/ML应用时不仅不能高效地支持AI模型的不同数值精度，还要消耗额外逻辑的存储资源，难以达到AI算法的要求。
Speedster7t FPGA是在传统的架构上进行改进，设计出了MLP单元，采用阵列式乘累积计算架构，每个乘累加单元（MAC）支持最多32个乘法器，实现计算的可配置。同时，MLP单元集成同时支持浮点MAC和整数MAC，包括对TensorFlow的16位格式的支持，以及可使每个MLP的计算引擎加倍的增压块浮点格式的直接支持。
此外，MLP与嵌入式存储器模块紧密相邻，通过消除传统设计中与FPGA布线相关的延迟，来确保以750MHz的最高性能将数据传送到MLP。
据Robert Blake介绍，MLP的效率比传统FPGA的性能提升了5倍，使这款FPGA能以每秒万亿次运算数量为单位（TOPS）。算法在不断的改变，但底层的需求都是一样的，他们希望建立一个很好的硬件底层，让算法无论怎么改变，需求都可以被满足。
决定AI处理器最终性能的除了高性能计算和机器学习系统之外，还对数据的存储及传输有着极高的要求。
据了解，目前的高速储存标准有HBM和GDDR6，Speedster7t器件采用的是GDDR6存储器，能够以HBM一半的成本提供与HBM等效的存储带宽，并且最多可以支持8个GDDR6控制器，每个GDDR6控制器可以支持512Gbps带宽，8个GDDR6的总带宽高达4Tbps。
除了这种非凡的存储带宽，Speedster7t器件还包括业界最高性能的接口端口，以支持极高带宽的数据流。Speedster7t器件拥有多达72个业界最高性能的SerDes，可以达到1到112 Gbps的速度。
还带有前向纠错（FEC）的硬件400G以太网MAC，支持4x 100G和8x 50G的配置，每个控制器有8个或16个通道的硬件PCI Express Gen5控制器。为了应对400G以太网数据的处理需求，Achronix采用的是将数据进行分割并行处理的方法。
来自Speedster7t高速I / O和存储器端口的数万兆比特数据很容易淹没传统FPGA面向比特位的可编程互连逻辑阵列的路由容量。与Achronix年初发布的Speedcore 7t所采用的bus走线相比，Speedster7t采用的二维片上网络（NoC）可谓是这款新产品架构的另一大关键创新，它可横跨和垂直跨越FPGA逻辑阵列，连接到所有FPGA的高速数据和存储器接口。
Robert Blake将其形象地比喻为“叠加在FPGA互连这个城市街道系统上的空中高速公路网络”，极大地简化了高速数据移动，并确保数据流可以轻松地定向到整个FPGA结构中的任何自定义处理引擎。
NoC中的每一行或每一列都可作为两个256位实现，单向的、行业标准的AXI通道，工作频率为2Ghz，同时可为每个方向提供512 Gbps的数据流量。最重要的是，NOC消除了传统FPGA使用可编程路由和逻辑查找表资源在整个FPGA中移动数据流中出现的拥塞和性能瓶颈。不仅可以提高Speedster7t FPGA的总带宽容量，还可以在降低功耗的同时提高有效LUT容量。
Robert Blake表示：NoC可能比竞争对手的速度快10倍。
Robert Blake在会上强调，底层的软件非常重要，如果NOC软件做不好，就很难实现真正的提升。
据Robert透露，Achronix在软件和硬件方面的投资相当，并且在公司创立的时候很大的优势就是软件技术，这也是他们今天能做到高端配置的的重要原因。
Achronix专门推出了配套的ACE软件设计工具，该软件与业界标准的逻辑综合工具配合使用，支持FPGA设计人员便捷地将其设计映射到Speedster7t FPGA、Speedcore eFPGA和Speedchip FPGA chiplets产品中，该ACE软件设计工具可直接获得。
对比GPU、FPGA和ASIC的特点我们发现，FPGA相对于CPU与GPU有明显的性能或者能耗优势，但对使用者要求高；ASIC可以更有针对性地进行硬件层次的优化，从而获得更好的性能、功耗比，但弊端在于ASIC芯片的设计和制造需要大量的资金、较长的研发周期和工程周期，而且深度学习算法仍在快速发展，若深度学习算法发生大的变化，FPGA能很快改变架构，适应最新的变化，ASIC类芯片一旦定制则难于进行修改。
Robert表示，CPU、GPU、FPGA、ASIC每一类芯片都有其技术长处，并且AI芯片的市场在增长，所有的芯片类型都会从中受益。
而随着AI的发展，芯片发生了一些变化，ASIC也需要一些可编程的能力，而我们现在也在FPGA当中增加了ASIC的属性，因此未来FPGA和ASIC都可能不再是传统定义。
最前沿的电子设计资讯
