电源完整性和信号完整性是电路板设计中非常重要的考虑因素，而在分析这些因素的过程中，供电网络（PDN）设计又扮演着至关重要的角色。在电路板设计之初，供电网络性能并未被视为主要规范。但在半导体技术高速发展的今天，对低电压、大电流和低电压噪声容限的器件来说，我们需要优化供电网络性能，以便满足器件规范。
本文介绍了供电网络以及目标阻抗范围，并讨论了将目标阻抗保持在其范围内所需的元器件。文章还讨论了诸如稳压器模块、大容量去耦电容和电源层寄生电感等供电网络元器件所面临的挑战和影响。最后的案例还提供了一种调试方法，用于在没有大电容和去耦电容的情况下解决供电网络中的噪声问题。
随着半导体技术的不断进步，供电网络设计变得越来越复杂、困难。对于有些类型的半导体产品来说，配电对其正常运行不可或缺。如今，电路板上的元器件密度越来越高，板载电压的数量也迅速增长。电路板设计人员必须以最佳的空间和最高的效率为所有板载器件提供适当的电源。此外，随着时钟频率的上升，以及单个SoC中集成越来越多的功能，功耗也进一步增加。与此同时，要使器件能正常运行，对噪声的要求也更加严格，这使得供电网络设计面临各种挑战，即电源质量也会限制电路性能，并已成为电路可靠性的决定因素。
系统的无功部分包括芯片电容、封装电感和PCB结构，这一部分通常被称为系统电抗，它会影响IR压降，但却经常受到设计人员忽视。系统电抗会在不同频带存储和释放能量，因此会形成谐振结构。设计时应将系统作为整体考虑，以便估计频域中的阻抗峰值以及时域中的超调和欠调。分析时也应将其作为整体考虑——仅仅对电路板、芯片和封装分别分析，无法对谐振做出估计。[4]
下面将讨论如何将电压和功率分配给所有需要电源的有源器件，并将噪声保持在可接受的水平之下。然后还会通过案例讨论在没有大电容和去耦电容时可能出现的情况，以及如何在这些情况下进行调试。
供电网络的最终目标是为PCB上的器件提供无噪声电源，它包括从电压源到PCB电路的路径中的所有互连器件。图1对供电网络做出了很简单的描画。
ZPDN 是VRM和负载之间的路径阻抗。给定电源轨上会出现电压纹波，其大小与该轨道上的瞬态电流（ITRANSIENT）和阻抗（ZPDN）成正比。[3]
根据欧姆定律：
然而，瞬态电流完全由特定应用所决定，它只能在运行时确定，电路板设计人员无法对其控制。因此，设计人员降低电压纹波的唯一方法是降低ZPDN。要设计一个噪声电压纹波在期望界限范围内的系统，在设计PCB时必须使ZPDN满足某个特定值，也就是ZTARGET。
图1：系统供电网络。[3]
目标阻抗 (ZTARGET)
任何供电网络设计的第一步都是对某个宽频率范围确定目标阻抗。由于电流瞬变会在不同频率处出现，因此就必须对所有的频率确定目标阻抗而非仅仅是直流。目标阻抗的定义为：
其中，
Max Transient Current = 规定频率范围内的最大电流变化；%Ripple = 电压轨上的最大预期纹波（噪声）。
为了对任意供电网络的设计指南进行归类，所确定的目标阻抗足够低，可以以最佳质量和最低成本提供电源，也就是说，有效的供电网络设计可以使阻抗最小化，以至于ZPDN 满足或低于ZTARGET。之所以称之为目标阻抗，是因为如果实际阻抗大于目标阻抗，则电路发生故障的概率将会非常高，而如果实际阻抗小于目标阻抗，则又会增加不必要的成本。从设计的角度来看，必须要根据目标阻抗做出一定的权衡，以便在电路的成本和性能之间实现平衡。除此之外，不一定能在所有情况下都设计出ZPDN低于ZTARGET的供电网络。[3][4]
供电网络及其元器件
供电网络需要使用各种元器件来对某个宽频率范围确定 ZTARGET。根据设计不同，这可能非常简单，也可能非常复杂。简单的供电网络设计可以归类为将某个边缘连接器连接到外部电源——也就是说电源不在电路板上——然后通过它来接收电力。边缘连接器通过合适的走线将电源分配给各个器件。类似地，复杂的供电网络设计可以归类为具有一个或多个稳压模块（VRM）、若干用来改善电源质量的元器件或电路——例如去耦电容器、大容量电容器或多级LC滤波器——以及间隔紧密的地层和电源层，以便在对电路板配电时，可以得到均匀分布的层间电容[2]。图2就是一个复杂的供电网络设计。
图2：由VRM、大电容和去耦电容、电源层和地层组成的供电网络。[1]
如上所述，供电网络元器件及其影响可按如下分类。
稳压模块（VRM）
稳压模块通常设计用于在所有可能的负载条件下将输出电压调节到某个恒定水平。它用于将某个输入电压转换为另一个输出电压，也就是说，对于5V的输入电压，取决于具体设计，输出电压可能是3.3V、1.8V或任何其他电压。在1kHz到数kHz之间的低频段，稳压模块具有低阻抗，可以响应快速变化的负载条件。而在更高的频率下，稳压模块将变成高阻抗，无法支持瞬态电流要求。[1]
去耦电容
由于稳压模块只能将ZPDN保持到最高数kHz处，因此需要使用去耦电容来将ZPDN保持到更高频率。可以将去耦电容建模为R、L和C的串联组合，其中：
R = 电容器的等效串联电阻（ESR），L = 电容器的等效串联电感（ESL），C = 电容器的电容。
由此形成的等效电路称为RLC串联谐振电路。L和C分量确定电路的谐振频率，也称为自谐振频率（SRF），由下式表示：
电容器的电阻分量（即ESR）是频率的函数，即它随频率的变化而变化。在自谐振频率处，RLC电路是纯电阻性的，总阻抗等于ESR。对于某个有效供电网络设计，该ESR应低于ZTARGET。在自谐振频率以上位置，由于电感分量（L）的存在，电容器的阻抗随着频率的增加而增加。[3]
将大量电容器并联，可以创建较低的ZPDN。对于并联了多个相同电容器的供电网络来说，电容器的数量每增加一倍，其阻抗都会减半。图3对并联有若干相同电容器时的这一效果进行了描述。[1]
图3：并联相同电容器时的阻抗与频率关系图。
传统上，一般是采用具有不同数值的电容器组合而不是几个相同电容器来实现ZTARGET。采用多个相同电容器也能在谐振频率附近显著降低ESR，但选择具有不同数值的电容器可以改善频率性能，只是ESR会略微增加。但是，将不同数值的电容器组合，还会产生一种不期望的现象，称为“反谐振”，如图4所示。当电路中的一部分电容器仍是电容性而另一部分电容器变成电感性时，会产生反谐振峰值。当将多个具有低ESR的、数值不同的电容器放在具有大电感的焊盘上时，会形成这些峰值。尽可能降低此电感大小，是降低反谐振峰值的最佳方法。[1][3]
寄生电感
如前一节所述，降低电感可以在很大程度上帮助改善去耦电容的频率性能。从图5中可以看到电流流经去耦电容，沿电源层、过孔、焊盘和地层传播所形成的电流回路。从电容器看到的电感由这一电流回路所决定，因此降低这个电感最有效的方法是尽可能降低该回路的面积。[1]
由于电流回路的关系，从电容器看到的总电感可进一步分为安装电感、扩散电感和过孔电感，如图6所示。安装电感主要与电容器在电路板上的布局有关。
图4：并联电容器的反谐振。[2]
图5：由焊盘、过孔和电源层形成的电流回路。[1]
扩散电感主要取决于电路板的设计方式。它与参考层（电源和地）之间的电介质厚度（h）以及电容器相对器件的距离（d）呈函数关系。减小电介质厚度（h）可以减小电容器的布局敏感性，这样就可以将电容器放置在远离器件的位置。[3]
由于电流在到达器件之前要先流经过孔，因此电容器的有效性还取决于过孔电感。过孔和焊盘之间的短走线，也会极大地增加电感。从任何电容器上观测到的累积电感都是安装电感、扩散电感和过孔电感之和。
因此，为了降低从电容器看到的电感，可以归纳出以下设计规则：
图6：PCB上的电容器安装电感、扩散电感和过孔电感。[3]
本节将会讨论通过外部回路进行电流测量时所面临的挑战。
在SoC验证期间，需要从电压轨移除所有大电容和去耦电容，以便在电流分析期间实现所需的压摆率（约100kV/s）。如图7所示，我们需要在路径中增加外部回路，以便利用电流探头捕获电压轨上的电流。
可以看出，将所有的去耦电容和大容量电容移除，并引入外部回路来测量电流，会干扰到供电网络；这会干扰到电压轨的目标阻抗（ZTARGET），而对初始设计产生影响。
因此，如图8所示，电流和电压上将会产生正弦噪声，从而导致无法正确分析电流。若深入探究这个问题，就会发现当将外部回路移除时，电压噪声就会消失，电流噪声亦应是如此。但由于没有外部回路可以捕获电流，我们无法测量电流噪声。但事实证明，噪声主要由用于电流测量的外部电流环所引起。
调试后我们发现有两种解决方案可以解决此问题。这两种解决方案都倾向于增加外部回路电感，由此可以影响供电网络的目标阻抗，从而解决问题。
图7：用于电流探测的外部回路。
图8：电流和电压的正弦噪声。
对外部回路采用长细线
正如之前所解释的，引入外部回路会扰乱供电网络的特性，并因此在电流和电压轨上产生正弦噪声。
进一步调试发现，改变外部回路的长度，噪声幅度会发生变化。如图9所示，若使用长细线作为外部回路，输出端没有噪声产生。
因此，我们采用不同长度的导线进行测试，发现使用细长导线时，电流和电压输出不会出现噪声。如图10所示，输出端无噪声时可以毫无问题地测量电流特性。从图中可以看出电流噪声跟随电压噪声。如果电压无噪声，则电流也就无噪声。
图9：细长线外部回路。
图10：使用细长线时测量到的电流和电压曲线。
将导线缠绕在电流探头上
由此可见，噪声对用于探测电流的电流回路敏感。因此，我们仔细研究电流探头相关文献，找到了一些使用电流探头的有趣方法。此处应用了变压器原理，通过在探头上多次缠绕导线来增加探头灵敏度（图11）。
探头灵敏度与导线缠绕探头的圈数成正比。此举还解决了电流和电压轨上的噪声问题。
两种解决方案背后的原因
我们对目前的电流噪声问题找到了两种解决方案，但最后却发现这两种方案背后的原因相同，即目标阻抗。这两种解决方案，无论是采用长细线还是在电流探头上缠绕多圈导线，都是试图增大路径的有效电感。而增加路径的有效电感，可以以某种方式补偿由于去除去耦电容并在路径之间增加额外回路而对供电网络所产生的干扰。
图11：将导线缠绕在电流探头上，可提高探头的灵敏度。
因此，整个调试方法就是去匹配路径中的目标阻抗，以便使供电网络不受干扰。目标阻抗（ZTARGET）是供电网络最重要的参数。如果想要对路径引入或移除任何元件（R、L、C），就需要进行补偿以使 ZTARGET 保持不变，这样才能避免电源网络中出现噪声问题。
参考文献
[1] “Power distribution system design methodology and capacitor selection for modern CMOS technology,” L. D. Smith, R. E. Anderson, D. W. Forehand, T. J. Pelc, and T. Roy, IEEE Transactions on Advanced Packaging, vol. 22, no. 3, pp. 284–291, 1999)
[2] “Power Distribution System, Calculating PDS Impedance,” Douglas Brooks, Ultracad Design, Inc
[3] “AN 574: Printed Circuit Board (PCB) Power Delivery Network (PDN) Design Methodology,” Altera Application Note, May 2009
[4] “System Power Distribution Network Theory and Performance with Various Noise Current Stimuli Including Impacts on Chip Level Timing,” Larry Smith, Shishuang Sun, Peter Boyle, Bozidar Krsnik, IEEE 2009 Custom Integrated Circuits Conference (CICC)
[5] "Packaging and Power Distribution Design Considerations for a Sun Microsystems Desktop Workstation," L.D.Smith, Electrical Performance of Electrical Packages Conference, Oct, 1997.
[6] "Modeling, Simulation and Measurement of Mid-Frequency Simultaneous Switch Noise in Computer Systems," Wiren D. Becker et al., IEEE Transactions on Components, Packaging and Manufacturing Technology - Part B, Vol. 21, No. 2, May 1998.
[7] "Decoupling Capacitor Calculations for CMOS Circuits," L.D.Smith, Electrical Performance of Electrical Packages Conference, Nov, 1994.
[8] "Modeling and Simulation of Thin Film Decoupling Capacitors," K.Y. Chen, W.D. Brown, and L.W. Schaper, Electrical Performance of Electrical Packages Conference, Oct 1998.
[9] "ESR and ESL of Ceramic Capacitor Applied to Decoupling Applications," Tanmoy Roy, Larry Smith, John Prymak, Electrical Performance of Electrical Packages Conference, Oct 1998.
[10] “Effectiveness of Multiple Decoupling Capacitors," C. Paul, IEEE Transactions on Electromagnetic Compatibility, vol. 34, no. 2, May 1992
本文为《电子技术设计》2019年9月刊杂志文章。
最前沿的电子设计资讯
