网络通信由飞思卡尔MPC8321 PowerQUICC2 CPU处理，CPU运行在200 MHz，拥有2x 256 MB Hynix DDR2 RAM。它使用一个PMC QuadPHY 10gb控制器用于两个光学输入/输出。
ADC和DAC单比特流的解码和编码由3 Altera Cyclone III FPGA和定制的华为SD6151RBI控制器处理。
该华为基站采用德州仪器TMS320系列DSP处理器对单比特流进行处理。
TMS320C6410是一个只计算整数的定点DSP, TMS320CT16482 1 GHz DSP CPU计算浮点数。
输入信号来自两条失相线，首先由Skyworks SKY73021-11 1.7 - 2.2 GHz下变频混频器处理，得到2.2 GHz到550 MHz的频率。
下变频混频器的本振为模拟器件ADF4110B。
一个SIPAT锯过滤器用于隔离。
根据信号来源或类型的不同，假设在信号线分成3G ADC线或4G ADC线之前使用的是模拟设备AD8376可变增益放大器。
3G线路模拟到数字转换由模拟设备AD6655-10处理，这是一个14位150 MSPS芯片，专门针对3G基站。
4G线有一些组件如有双向HSWA + 1110领域射频开关，为双通道MAX2039E / dowoconversion混合器和通过一个额外的恢复期HSWA + 1110领域射频开关是由模拟装置ad9230 - 11 - 200 ADC芯片数200个。
所有的定时都是由模拟设备AD9516-3处理，这是一个14输出时钟发生器与内置在2 GHz本地振荡器。
Altera Cyclone III FPGA的单比特数据流由2个模拟设备TxDAC AD9788处理，TxDAC AD9788指定用于16位800 MSPS。
为了使信号的频率上升到广播载波频率，使用了2个模拟装置ADL5375-05上变频调制器。它们的范围从400mhz到6ghz。
然后信号通过5级陶瓷谐振器带通滤波器发送。
信号相位可以从晶体管和EMC技术的设置和佛罗里达RF实验室HPJ2F混合耦合器切换。
信号发送到功放前的前置放大器为飞思卡尔MMG3004NT1高线性放大器，可在400mhz ~ 2.2 GHz范围内放大17 dB。
最前沿的电子设计资讯
