为了发掘宇航市场的潜力，卫星运营商正通过提供增值服务，如超高分辨率成像、流媒体视频直播和星上人工智能，提升星上处理的能力以减少下行链路的需求。从2019年到2024年，高吞吐量载荷的市场需求预计增长12倍，带宽增加至26500Gbps。
上述的所有应用都和存储器的容量和速度密切相关。实时存储前向高吞吐量载荷基于支持GHz I/O速率的FPGA、存储器、宽带ADC和DAC。例如，一个12位1.5Gsps采样率的ADC每秒产生18Gb的原始数据。一分钟的压缩SAR信息需要大约70Gb的存储容量。这对现有的宇航级存储器解决方案的I/O带宽、访问时间、功耗、物理尺寸和存储容量提出了很大的挑战。
一个数字高吞吐量载荷的典型架构如下图所示。它需要使用一个宇航级FPGA或一个快速微处理器进行星上处理。最新的超深亚微米工艺的经过认证的FPGA一般包含大约30Mb的片上存储器，而CPU会更少。基于这一架构的电信、地球观测和科学载荷多使用Xilinx的XQRKU060、Microchip的RTPolarFire或NanoXplore的宇航级FPGA，需要额外的快速片外存储器存储这些应用产生的大量数据。
图1：数字高吞吐量载荷的架构
实时处理，结合大带宽数据的快速压缩和存储，是下一代高吞吐量卫星服务所必需的。问题是如何找到一款合适的有足够容量、速度和可靠性的宇航级大容量存储器。
SDRAM是一种快速大容量的半导体技术，它由单元的逻辑阵列和基本的存储元件组成，每个存储元件都包括一个电容和一个FET组成的控制门电路。每个单元存储一个比特，下图是一个简单的4比特存储器。每一行的电压控制晶体管的通断，并对相关的电容充电或放电。在每个所需的“字线”充电之后，列选择器选择对应的电容，准备接下来的读/写操作。由于自放电效应，这些单元必须周期性刷新，包括读和数据写回的操作。
图2：SDRAM位单元和SDRAM芯片的组织结构
SDRAM架构包含许多存储单元，这些存储单元组成行和列的二维阵列。要选择某一个比特，需首先确定对应的行，然后确定对应的列。当对应的行开启时，可以访问多个列，从而提高连续读/写的速度并降低延迟。
为了增加字容量，存储器使用多个阵列，这样当需要进行一次读/写操作时，存储器只需要寻址一次访问每个阵列中的1个比特。
为了增加存储器的整体容量，SDRAM的内部结果还包含多个bank，如上图所示。这些bank互相交织，进一步提高了性能，并可以独立寻址。
当需要执行读或写操作时，首先存储器控制器发出ACTIVE命令，激活对应的行和bank。操作执行完毕后，PRECHARGE命令关闭一个或多个bank中的一个对应的行。除非之前的行被关闭，否则无法打开新的行。
SDRAM的操作通过如下的控制信号实现：片选(CS)、数据屏蔽(DQM)、写使能(WE)、行地址选通(RAS)和列地址选通(CAS)。后面的三个信号决定发出哪个命令，如下表所示：
表1：SDRAM控制真值表
从1992年至今，SDRAM已发展了数代：最早的版本是单倍数据速率(SDR)型SDRAM，其内部时钟频率和I/O速率相同。SDR型SDRAM一个时钟周期只能读或写一次，在开始下个操作之前必须等待当前操作完成。
双倍数据率(DDR)型SDRAM通过在两个时钟边沿传送数据，在不提高时钟频率的情况下使I/O传送的速度加倍，从而实现了更大的带宽。这是采用一种2n预读取的架构，其内部数据路径是外部总线宽度的两倍，允许内部频率是外部传送速度的一半。对于每个读操作，可获取2个外部字；而对于每个写操作，两个外部数据字在内部合并，并在一个周期内写入。DDR1是一种真正的源同步设计，通过使用双向数据选通在一个时钟周期捕捉两次数据。
DDR2型SDRAM的外部总线速度是DDR1的双倍I/O传送速度的两倍。它使用4n预读取的缓冲，内部的数据路径是外部数据总线宽度的四倍。DDR2的时钟频率可设置成DDR1的一半，实现相同的传送速度；或相同的速率，实现双倍的信息带宽。
DDR3型SDRAM的外部总线速度是DDR2双倍I/O传送速率的两倍，使用8n预读取架构。它的内部数据路径的宽度是8比特，而DDR2是4比特。DDR3的时钟频率可设置成DDR2的一半，实现相同的传输速度；或相同的速率，实现双倍的信息带宽。
表2列出了当前卫星和航天器制造商可用的宇航级SDRAM的选项。
表2：当前的宇航SDRAM选项
为了实现下一代高吞吐量卫星的服务，未来的载荷需要更快、更大容量、更小尺寸和更低功耗的星载存储器。小卫星星座对尺寸和功耗有更严格的限制，而OEM厂商也需要更大的存储带宽实现实时应用。
Teledyne-e2v最近发布了第一款面向宇航应用的耐辐射DDR4 SDRAM。DDR4T04G72是一款72比特4GB(32Gb)的存储器，目标I/O速度2400MT/s，有效带宽153.6Gbps（带ECC）或172.8Gbps(不带ECC)。器件的封装是紧凑的15x20x1.92mm的PBGA，包含391个焊球，间距0.8mm，如下图所示。这款器件可提供-55℃到+125℃和-40℃到+105℃两种温度范围，其有铅的版本经过NASA Level 1和ESCC class 1的质量认证。将来也有计划发布8GB(64Gb)的版本。
图3：耐辐射DDR4T04G72, 4GB DDR4存储器
对于防辐射性能，DDR4T04G72的SEL阈值超过60.8MeV.cm2/mg，SEU和SEFI的阈值分别是8.19和2.6MeV.cm2/mg，目标100krad(Si)TID免疫。
4GB DDR4T04G72是一款包含5个裸片的MCM，其中4个是1GB(8Gb)的存储容量，512Mb x 16bits结构，分为两个组，每个组有4个bank。为了提高可靠性，器件采用了72比特的数据总线，包含64比特的数据和8比特的错误检测与纠正。这个ECC功能是通过第五个裸片实现的。器件使用内部的8n预读取缓冲，实现高速操作，提供可编程的读写操作和额外的延迟。
DDR4的供电电压的典型值是1.2V。下表是DDR4T04G72的物理尺寸和功耗与市面上的宇航级SDRAM的对比。功耗在很大程度上与下面几个因素相关：器件的架构、时钟频率、供电电压、执行的操作、器件的状态（如使能、预充电或读/写）、每个状态的持续时间、是否使用bank交织和I/O电路的实现（如终端电路）。SDRAM在系统中的使用方式的不同，也会对功耗有很大的影响。对于系统设计，非常重要的一点是，您需要考虑存储器如何被访问、如何被特定的PDN驱动以及如何设计散热方案。DDR4也支持2.5V的电压Vpp，其为器件提供字线加速以提升效率。
表3：SDRAM的参数比较
您可以从Teledyne e2v获取DDR4T04G72的IBIS、SPICE、热模型和散热估算表。若您想把这款器件配合Xilinx’s XQRKU060宇航级FPGA一起使用，Teledyne e2v可以提供使用Vivado® Design Suite生成DDR4控制器IP的配置文件供您参考。
您也可以选择下图这款小型单基板44x26mm的模块，包含DDR4T04G72 DDR4 SDRAM和一款耐辐射四核64比特ARM® Cortex® A72 CPU，其工作频率高达1.8GHz。对于这款宇航级模块，目前Teledyne e2v还未决定提供有铅还是RoHS的封装。
您更喜欢哪一款产品？请您把您的想法发邮件至thomas.porchez@teledyne.com。
图4：耐辐射QLS1046-4GB quad ARM core和DDR4T04G72 DDR4存储器
DDR4将为宇航产业提供高吞吐量板上计算的方案，提高采集系统的性能，使诸如超高分辨率成像、流媒体视频直播和星上人工智能等新一代地球观测、宇航科学和电信应用变为可能。
DDR4T04G72使卫星和航天器的制造商第一次可以使用大存储带宽技术，而类似的技术在商业领域已经使用了6年了。与市场上的经过认证的DDR3 SDRAM相比，DDR4T04G72可与最新的宇航级FPGA和微处理器配合使用，实现：
本文的作者是Spaceships公司的CEO和创始人Rajan Bedi博士。
如果您想和我们的专家探讨，请发邮件至thomas.porchez@teledyne.com。
最前沿的电子设计资讯
