DDR 技术总览

在开始介绍 DDR 之前，首先要了解内存的功用为何。大多数的 3C 产品在运作时，会将正在使用的程式存放到一个短期数据储存区，该空间即为内存，所以有了内存的运用能使 3C 产品更快速的切换程序以方便使用。od5ednc

内存的历史

图一为内存的种类及发展史：od5ednc

od5ednc

图一：内存的种类及发展史od5ednc

内存(Memory)又可分为 DRAM(Dynamic Random Access Memory)动态随机存取内存和 SRAM (Static Random Access Memory)静态随机存取内存两种。两种都是挥发性的内存，SRAM 的主要使用 flip-flop 正反器，通常用于快取 (Cache)，而 DRAM 则是使用电容器及晶体管组成。RDRAM (Rambus DRAM)因较为少见也非本篇文章主角，其他还有早期的 FP RAM、EDO RAM 也就不多作介绍。od5ednc

DRAM 中又以 SDRAM(Synchronous Dynamic Random Access Memory)同步动态随机存取内存在近几年来最广为使用，SDRAM 最重要的就是能够“同步”内存与处理器(CPU)的频率，让 SDRAM 频率可超过 100MHz 使传输数据更能实时到位。SDRAM 亦可称为 SDR SDRAM(Single Data Rate SDRAM)。od5ednc

DDR(Double Data Rate)其实指的是 DDR SDRAM(Double Data Rate SDRAM)，SDRAM 及 DDR 主要差异有三点整理如下：od5ednc

od5ednc

目前负责订定 DDR 规范的协会为 JEDEC(Joint Electron Device Engineering Council)，但现在它的全名则是 JEDEC 固态技术协会(JEDEC Solid State Technology Association)。od5ednc

DDR 历代规格介绍

有了内存的认识之后，这边将历代 DRAM 的规格整理如下：od5ednc

od5ednc

历代演进除了传输速率越来越快还有工作电压越来越低，内存Topology在DDR2之前Command/Address和Clock用T-Branch分支方式传给每一个内存颗粒，但在DDR3之后 Command/Address和Clock则改用 Fly-by串列给每一个内存颗粒。od5ednc

另外内存链接形式在 DDR3 之前采用处理器(CPU)同时与多个内存芯片控制器链接的“多重分支”，但在DDR4 之后每个内存芯片控制器有单独与 CPU 链接的通道，即为“点对点”的连结形式。od5ednc

DDR 主要讯号介绍

DDR 的讯号类型主要分为以下五种如下：od5ednc

od5ednc

Note: 读取(Read)时，DQ 和 DQS 为同相位。写入(Write)时，DQ 和 DQS 会有 90 度的相位差。od5ednc

DDR 种类

目前 DDR 种类大致分为以下三种：od5ednc

od5ednc

最后将 DDR 与 LPDDR 历代工作电压值整理：od5ednc

od5ednc

参考文献：od5ednc

Low Power Double Data Rate SDRAM Standard(LPDDR), JESD209B, February 2009od5ednc

Low Power Double Data Rate 2(LPDDR2), JESD209-2F, April 2011od5ednc

DDR3 SDRAM Standard, JESD79-3F, July 2010od5ednc

Low Power Double Data Rate 3(LPDDR3), JESD209-3C, August 2013od5ednc

DDR4 SDRAM, JESD79-4, September 2012od5ednc

Granite River Labs, https://graniteriverlabs.com.cn/ddr/od5ednc

Low Power Double Data Rate 4(LPDDR4), JESD209-4B, November 2015od5ednc

Low Power Double Data Rate 5(LPDDR5), JESD209-5, February 2019od5ednc

本文件中规格特性及其说明若有修改恕不另行通知。od5ednc

责编：Yvonne Gengod5ednc