据EDN电子技术设计了解,北极雄芯近日发布首款基于Chiplet架构的“启明930”芯片。
据介绍,启明930为北极雄芯开发的首款基于Chiplet异构集成的智能处理芯片,该芯片采用12nm工艺生产,该芯片中央控制芯粒采用 RISC-V CPU 核心,同时可通过灵活搭载多个NPU Side Die提供8~20TOPS(INT8)稠密算力,做到算力可拓展,启明 930 可独立用于 AI 加速卡,亦可通过 D2D 扩展多种功能型 Side Die 进行集成,可用于 AI 推理、隐私计算、工业智能等不同场景,目前已与多家 AI 下游场景合作伙伴进行测试。
启明 930 芯片采用了北极雄芯自研的第三代“穆斯”核心架构 NPU,支持 INT4,INT8 和 INT16 计算精度,支持常见的卷积层、线性层、池化层和激活层,功能上支持常用检测、分类模型,包括但不限于 VGG,ResNet,Yolo 等。
不同 NPU 核心既可独立运行,也可联合运行加速同一任务,使用灵活方便。在设计阶段编译、架构深度耦合,且深入考虑到由于多芯粒互联带来的约束和代价,经优化后,芯片资源利用率号称平均可达 70%。
封装方面,启明 930 芯片采用国产基板以及 2.5D 封装,并根据国产基板特性对接口及封装方案进行优化,保证多芯片互联传输效率。
目前为止,北极雄芯已成功自主研发“启明910”、“启明920”等多款NPU,以及“启明930”AI芯片。
北极雄芯消息显示,随着海量数据积累、AI模型训练成熟以及各行业AI应用场景的丰富,市场对高性能算力的需求逐步由“通用化”向“专用化”转变,而大部分下游场景客户均面临通用算力利用率降低,而自研专有芯片成本高迭代慢等痛点。
据悉,北极雄芯三年来专注于Chiplet领域探,其Chiplet方案将下游场景通用需求与专用需求解耦,分别设计制造小芯粒并集成,有效解决了下游客户在算法适配、迭代周期、算力利用率、算力成本等各方面难以平衡的核心痛点。
北极雄芯由清华大学姚期智院士创建的交叉信息核心技术研究院自2018年起孵化发展,由清华大学交叉信息研究院助理教授马恺声领衔,团队来自于国内外知名半导体机构。
成立以来,获得韦豪创芯、中芯熙诚、讯飞创投、红杉中国、图灵创投等投资支持。