广告

PUF技术进展:可省去ID注册阶段的新PUF IP问世

2023-03-13 17:16:49 Majeed Ahmad,EDN主编 阅读:
物理不可克隆功能(physically unclonable function, PUF)技术运用了简单、经济高效且灵活、无需存储密钥的方式,建立信任根(Root of Trust)。然而,当PUF应用于替芯片产生特定密钥,还要确保不同芯片间ID的低重复率仍具有挑战性... 

PUF技术运用了简单、经济高效且灵活、无需存储密钥的方式,建立信任根(Root of Trust)。对嵌入式系统而言,安全性不再只是属于“事后讨论”的问题,如PUF这类新技术,逐渐在微控制器(MCU)到高性能FPGA的应用中出现,显然现在对物联网(IoT)设备,更是如此。Qxkednc

然而,当PUF应用于替芯片产生特定密钥,还要确保不同芯片间ID的低重复率仍具有挑战性。据嵌入式系统和互联设备端到端网络安全解决方案供应商Secure-IC的说法,由于表现不理想,90%的PUF技术很难独立运作。因此,PUF需要透过大量注册及重建,以提升ID或密钥的质量。Qxkednc

3月30日,AspenCore将在上海举办国际集成电路展览会暨研讨会(IIC Shanghai 2023),同期举办的“EDA/IP 与 IC 设计论坛”,为大家提供一个高效交流的互动平台,欢迎感兴趣的朋友到场交流。点击这里报名。Qxkednc

Qxkednc

图1:PUF运用内置在设备里的变量,产生独特、无法复制的密钥传到相对应的输入。 (来源:Secure-IC)Qxkednc

换言之,PUF仅能用于加密密钥架构下的注册,作为可靠的安全依据。但因每个芯片都需要个性化,就会使注册阶段变成一个成本高昂的过程,包括得经过长时间测量、特征化、衍生辅助数据及最后的辅助数据编程等流程。当芯片量产时,测试阶段需要高效率的个性化,就难以接受PUF所需的流程。Qxkednc

此外,注册所需的程序,也会替意图破坏注册系统的黑客敞开了大门,比如,他们很可能会强制所有密钥位呈现一致。为了应对注册及重建阶段会面临的挑战,以及得付出的高昂成本和系统容易被攻击的担忧,Secure-IC与专注IoT软硬件安全的Trasna,携手推出一种不需注册及重建的PUF解决方案。 新的PUF IP可以生成一个或多个唯一且可直接使用的ID或密钥,做为芯片安全启动、信任根及生命周期管理的基础。Qxkednc

Qxkednc

图2:新的PUF IP省去加密密钥架构中的注册阶段。 (来源:Secure-IC)Qxkednc

这项进步展现了PUF做为新技术,如何克服设计障碍并在物联网安全领域取得进步。Secure-IC的新PUF IP符合ISO/IEC 20897网络安全规范,并已整合进Trasna用于窄带物联网(Narrowband Internet of Things, NB-IoT)的系统级芯片(SoC)解决方案。为跟芯片整合,并进一步强化其安全性,PUF技术仍在持续进步中。Qxkednc

(原文刊登于EDN美国版,参考链接:PUF update: New IP bypasses the need for ID enrollment,由Ryan Tsai编译。)Qxkednc

3月30日,AspenCore将在上海举办国际集成电路展览会暨研讨会(IIC Shanghai 2023),同期举办的“EDA/IP 与 IC 设计论坛”,为大家提供一个高效交流的互动平台,欢迎感兴趣的朋友到场交流。点击这里或扫码报名:Qxkednc

Qxkednc

责编:Ricardo
本文为电子技术设计原创文章,未经授权禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 微信扫一扫
    一键转发
  • 最前沿的电子设计资讯
    请关注“电子技术设计微信公众号”
  • EDA/IP与IC设计:引领芯片产业变革的未来引擎(下午场) 国际集成电路展览会暨研讨会(IIC Shenzhen 2024)期间举办的“EDA/IP与IC 设计论坛”汇聚了全球行业专家,共同探讨未来发展趋势、挑战与最佳实践,为推动行业创新与发展贡献力量。
  • TPLD助力工程师在数分钟内完成分立式逻辑设计 通过将多达40个逻辑元件集成到单个芯片上,工程师可以大幅减小电路板尺寸。使用德州仪器的InterConnect Studio工具,工程师无需软件知识即可在数分钟内轻松设计、仿真和配置德州仪器的可编程逻辑器件。
  • 奕斯伟:40TOPS双DIE互联SoC瞄准AI PC赛道 目前,EIC77系列包括单Die RISC-V边缘计算芯片EIC7700及更高算力版本EIC7700X,双Die RISC-V AI PC芯片EIC7702及更高算力版本EIC7702X,以满足更多应用场景的不同算力需求。
  • SoC设计核心在于IP管理 SoC的设计主要使用来自多家供应商的各种硅IP模块,这使得管理硅IP成为SoC设计过程中的主要任务...
  • “温榆河”,中国发布全球首个开源大规模片上互联网络IP 5月21日,根据北京开源芯片研究院公众号消息,开芯院业已向会员单位正式发布了全球首个开源大规模片上互联网络NoC IP,研发代号为“温榆河”···
  • 麻省理工开发可穿戴超声贴纸,可24小时监测肝、肾等内脏 超声波贴纸能够对器官僵硬度进行连续监测,为肝脏和肾脏衰竭等疾病的早期检测带来了革命性的变革。
  • 纳芯微推出NSI22C1x系列隔离式比较器,助力打造更可靠的 纳芯微宣布推出基于电容隔离技术的隔离式比较器NSI22C1x系列,该系列包括用于过压和过温保护的隔离式单端比较器NSI22C11和用于过流保护的隔离式窗口比较器NSI22C12。
  • 西门子基于多学科仿真助力电动汽车轴向磁通电机开发 新的 Simcenter E-Machine Design 软件将电磁和热仿真相结合,帮助客户减少对物理原型的依赖,面向电动汽车行业下一代紧凑型电机的独特设计挑战提供支持
  • 有关芯粒(Chiplet)设计进展的三件轶事 以下的一些轶事展示了支持芯粒的硅片平台在封装、内存带宽和应用优化IP子系统等领域取得的长足进步。
  • Cadence推出全新数字孪生平台Millennium Platform,提 颠覆性的专用软硬件加速平台;利用GPU和CPU计算以及专有软件算法,提高准确度、速度和规模的同时,带来高达100倍的设计效率提升;与传统HPC相比,支持GPU-resident模式的求解器可将仿真能效显著提高20倍;将数字孪生、人工智能和HPC技术相结合,为汽车、航空航天、能源、叶轮机械和数据中心提供更优的多物理场仿真解决方案;利用创新的生成式人工智能技术,进一步加速设计和分析探索,获得卓越的设计洞见,提供更好的系统解决方案;支持在云端或本地进行CFD多物理场分析,以满足客户的业务需求
  • GPT已免费推出!可在Microsoft Copilot中直接使用 GPTs 功能并不是Pro订阅的专属功能,它已经开始向普通用户推出,并且,Copilot GPT 不需要微软账户或 Edge 浏览器,可在Google浏览器中访问 GPT,而无需登录微软账户。
  • Cadence发布全新Celsius Studio AI热分析平台,显著推 热、应力和电子散热设计同步分析,让设计人员可以无缝利用ECAD和MCAD对机电系统进行多物理场仿真;融合FEM和CFD引擎,应对各种热完整性挑战——从芯片到封装,从电路板到完整的电子系统;Celsius Studio采用大规模并行架构,与之前的解决方案相比,性能快10倍;Celsius Studio与Cadence芯片、封装、PCB 和微波设计平台无缝集成,支持设计同步热分析和最终签核
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
面包芯语
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了