据EDN电子技术设计报道，三星电子设备解决方案业务部代工业务总裁兼总经理 Siyoung Choi 博士表示，随着两家公司推出下一代 2 纳米半导体制造工艺，它可以在五年内击败台积电 (TSMC)。
据EDN了解，三星此前的目标是在 2023 年采用全栅 (GAA) 晶体管用于领先的半导体节点 3 纳米工艺，从而缩小与台湾公司之间的技术差距。
据Choi 分享说，目前台积电在芯片制造方面远远领先于三星。他认为三星需要五年时间才能赶上并击败台积电，尽管这两家公司目前都在生产 3 纳米半导体。虽然这些技术的营销名称可能相似，但它们在设计上却大不相同，因为三星利用更新的 GAA 技术制造晶体管，而台积电则依赖久经考验的 FinFET 模型。
Choi 认为，GAA的使用至关重要，因为他认为三星的4纳米技术比台积电落后两年，而3纳米技术则落后一年。据他说，当台积电转向 2 纳米工艺时，情况将会发生变化。这是因为台积电计划从 2 纳米节点开始使用 GAA 晶体管，而三星已经拥有使用 3 纳米技术工艺制造芯片的经验。
三星社长同样也评论了三星代工和台积电的技术水平。“目前，三星的 4nm 技术落后台积电大约两年，3nm 大约落后一年，但当台积电进入 2nm 时，这种情况就会改变，”Kyung 先生说。
据了解，三星的3纳米（nm）GAA 技术采用了宽通道的纳米片，与采用窄通道纳米线的GAA 技术相比能提供更高的性能和能耗比。3纳米GAA 技术上， 三星能够调整纳米晶体管的通道宽度，优化功耗和性能，从而能够满足客户的多元需求。此外，GAA 的设计灵活性对设计技术协同优化(DTCO) [2]非常有利，有助于实现更好的PPA 优势。与5纳米（nm）工艺相比，第一代3纳米（nm）工艺可以使功耗降低45%，性能提升23%，芯片面积减少16%；而第二代3纳米（nm）工艺则使功耗降低50%，性能提升30%，芯片面积减少 35%。
蔡博士说，三星通过 GAA 制造芯片所获得的经验将使其能够在五年内超越台积电。这个结论是基于台积电在向新技术过渡时会遇到困难的假设。台积电的目标是在 2025 年生产采用先进技术制造的芯片，三星也有类似的时间表。
这位三星高管不仅对其公司的新芯片制造技术持乐观态度，而且他还相信三星的内存部门将在人工智能竞赛中比 NVIDIA 的图形处理单元 (GPU) 更为关键。
对于美国限制在中国开设新芯片工厂作为通过 CHIPS 法案获得资金的条件，蔡博士认为，虽然这些政策具有限制性，但不会影响其公司的整个芯片制造业务。
最前沿的电子设计资讯
