随着半导体行业工艺制程节点的不断缩小，传统反复进行的自上而下的“沉积-光刻-蚀刻”等多个制造步骤受到了极大的限制，制约了制程节点的进一步缩小，而传统的化学气相沉积(CVD)和物理气相沉积(PVD)想要在更加微小的尺度上实现更加复杂结构的高效、精确的受控沉积也是十分困难的，半导体行业迫切需要一种新的高精度有限区域图案化薄膜的制造方法来延续制程节点的演进。
近日，华中科技大学陈蓉教授团队发布了一项新的成果，该团队自主研发了一种高精度薄膜沉积的解决方案。他们通过选择性原子层沉积技术(Selective Atomic layer deposition，ALD)，实现了目标介电层在底部介电层的自对准生长，而在非生长区金属铜表面不生长。该工艺在生长区达到5nm厚度，非生长区不生长，其选择性达到100%，这是迄今为止有报道的最高选择性之一，同时他们还通过本征的固有选择性实现了形核延迟和高选择性自对准沉积。
据了解，该研究团队发现铜表面不同氧化状态会造成非生长区表面形成缺陷位点，这些形核缺陷导致了选择性的丧失，因此他们在常规ALD两步循环交替生长的基础上，增加了原位还原修正步骤，提出了“循环耦合”工艺，使传统AB双循环转变为ABC多循环耦合，进而能够实现“表面原位还原-生长-缺陷去除”的步骤，有效抑制铜表面缺陷形核产生，最终实现高精度自对准。
“循环耦合”工艺
值得一提的是，在原子沉积领域要想实现“选择性”，一般来说，需要在非生长区制备阻挡层，而此项研究所展现的固有选择性，无需阻挡剂生长、去除等步骤。也就是说该项成果成功开辟了一个新的方向，利用表面的差异，在不添加任何阻挡剂的条件下，靠前驱体的选择和工艺动力学调控实现了无模板、无阻挡剂的选择性生长，也即前文所提及的通过本征的固有选择性实现了形核延迟和高选择性自对准沉积。
下一步，他们将继续开发先进选择性ALD技术，扩展固有选择性方法到芯片各层对准工艺形成完整的工艺包。另一方面，他们计划继续开发小分子钝化、原位缺陷消除等全气相选择性沉积工艺。
最前沿的电子设计资讯
