过去，定制芯片只有财力雄厚的企业才会使用。而开放的RISC-V标准则撼动了整个行业，实现了创新的民主化。现在，从小型初创企业到大型跨国企业，每个人都可以定制自己的设计，使自己的产品与众不同，脱颖而出。本文将探讨RISC-V是如何实现设计自由的，随着异构计算和硬件加速的兴起，这一点变得尤为重要。
在将于11月2-3日举办的2023国际集成电路展览会暨研讨会（IIC Shenzhen）同期，还将举办EDA/IP IC设计论坛，届时来自国内外的知名厂商、领先企业将与现场观众一同分享包含RISC-V在内的行业前沿话题和最新的技术成果，共同探讨行业趋势和未来发展方向，欢迎点击这里报名参加！
传统上，专有的封闭架构在一些方面限制了企业。首先，需要考虑的是，长期以来定制化受到了严格限制。虽然其中一些限制已被取消，但定制的机会仍旧代价高昂，这是许多设计团队无法承受的。而借助开放的RISC-V标准，企业无需请求许可就能进行创新。
此外，旧的专有架构并不是为当今的异构计算需求而设计的。相比之下，RISC-V的基本指令集极其简单。企业可以根据自己的特定应用添加扩展，而不必为传统指令所累。这为设计师提供了更大的灵活性和自由度。因此，RISC-V使开发人员可以轻松地使用异构计算方法，从而最大限度地提高性能，同时优化电源效率和其他要求。
除了异构计算，硬件加速也是芯片行业的另一大趋势。AI/ML应用和其他尖端技术的复杂计算要求推动了硬件加速需求的增长。GPU是硬件加速的常见选择，但其缺点是耗电量极大。为GPU供电成本会迅速增加，更不用说保持其冷却的成本了。GPU的高功耗对于电池供电的设备来说尤其成问题。ASIC和FPGA正在成为普遍的替代方案，它们能以更高的每瓦性能和其他优化功能加速特定任务。
而所面临的挑战是，对ASIC和FPGA进行编程既困难又耗时。高层次综合(HLS)工具可以通过将高级编程语言转换为硬件描述来帮助简化设计过程。然而，使用HLS时仍然存在挑战，特别是在执行地址转换、Coherence(一致性)和保护时。尽管内存管理是性能的关键要求，但它通常超出了普通设计人员的专业领域。当与HLS结合使用时，Bluespec的全新硬件加速工具Accelerate-HLS可通过自动执行高性能内存管理来协助HLS用户，从而帮助加快开发时间。
硬件配置和控制是Accelerate-HLS与HLS工具相辅相成的另一个领域，它将硬件配置和控制转移到运行时的软件中，因为在产品发布之前和之后可以更快、更轻松地识别、调试和纠正错误。
虽然传统的HLS工具是为专有架构构建的，但我们看到了一批支持RISC-V的新硬件加速工具，它们可以自动完成一些更具挑战性的软硬件协同设计工作。这些新工具可以自动生成将专门的HLS设计连接到可配置RISC-V处理器所需的软硬件堆栈。这就避免了目前仍很常见的耗时的手动软硬件集成过程。
同样值得关注的是，RISC-V处理器如何为ASIC和FPGA提供定制机会。借助RISC-V处理器，开发人员可以实现针对特定应用要求而设计的自定义指令。开发人员可以选择加快关键和常用操作的速度、减少内存访问并提高效率。这些类型的优化可以大大减少软件的执行周期数，而只需很少的执行工作。
RISC-V的另一个优势是，有一个由企业、大学、政府和个人组成的多元化社区，他们正在共同努力构建RISC-V生态系统。通过这种合作，开发人员可以借鉴他人的成果，从而专注于自身产品的差异化。
当然，虽然RISC-V的受欢迎程度正呈现爆炸性增长，但专有架构不会很快消失。现实情况是，企业希望避免供应商锁定，并有更多选择。考虑到新冠疫情开始期间发生的供应链中断，这一点尤其如此。现在，各企业已将拥有多样化的供应链放在了更重要的位置，而RISC-V为开发人员提供了一个非常有吸引力的选择。
总而言之，很明显，计算的未来是定制化，而RISC-V正在引领这一潮流。
在将于11月2-3日举办的2023国际集成电路展览会暨研讨会（IIC Shenzhen）同期，还将举办EDA/IP IC设计论坛，届时来自国内外的知名厂商、领先企业将与现场观众一同分享包含RISC-V在内的行业前沿话题和最新的技术成果，共同探讨行业趋势和未来发展方向，欢迎点击这里报名参加！
(原文刊登于EDN姊妹网站EEWeb，参考链接：The Rise of RISC-V for Custom Innovation，由Ricardo Xie编译。)
最前沿的电子设计资讯
