据EDN电子技术设计报道，北京大学公众号发文表示北京大学信息科学技术学院2020级本科生周可行、陈卓毅先后作为第一作者，在第56届微架构国际研讨会和第71届国际固态电路大会上发表论文，他们分别凭借高效能仿真器和数模转换器的设计，在专业领域取得前所未有的突破。
据了解，作为全世界最顶级的体系结构领域的会议之一，MICRO在国内每年收录的文章不过十余篇。由本科生作为第一作者在这两个国际会议上分别发表论文，在中国高校均为首次！
据了解，周可行发表的论文名为《融合内存访问以改进寄存器传输级仿真》。
寄存器传输级（RTL）仿真是芯片设计流程中重要的一个步骤。然而当前最先进的仿真器也需要平均消耗45%的指令进行内存访问，消耗了大量时间，降低了整体性能。
针对仿真的内存优化，周可行提出了Khronos仿真器，通过利用连续的时钟周期内内存访问的时间局部性，融合并减少了内存访问，提高了芯片验证的速度。
与最新的仿真器相比，Khronos能够减少最高88%内存访问，提供2.0倍（最高4.2倍）的加速效能。
△周可行（左）正在测试环境光对基于脉冲相机的可见光反射通信的影响
△Khronos通过改变仿真顺序减少仿真过程中的内存访问
△Khronos仿真器工作流程
未来，周可行将继续在北大读博，并尝试在博士期间不断突破，做出更快更好的硬件仿真器。
周可行在MICRO会议上的线上汇报
同一周内，第71届国际固态电路大会（ISSCC 2024）公布了录取论文和会议议程，北京大学信息科学技术学院2020级本科生陈卓毅作为第一作者的论文A 182.3dB FoMs 50MS/s Pipelined-SAR ADC using Cascode Capacitively Degenerated Dynamic Amplifier and MSB Pre-Conversion Technique（《一个182.3dB FoMs的使用了容性源极负反馈的共源共栅动态放大器和最高位提前转换技术的流水线-逐次逼近型模数转换器》）被录用，论文的通讯作者是集成电路学院的沈林晓老师和叶乐老师。
△陈卓毅的论文正式通过评审的邮件
模数转换器（ADC）是连接模拟世界和数字世界的关键接口，在混合信号集成电路系统中有着重要作用。流水线-逐次逼近型模数转换器（pipelined-SAR ADC）是较为常用的具有较高能效的模数转换器。级间余量放大器是该模型中的一个重要模块，其它需要高增益和高线性度，这通常是由闭环放大器实现的，但是由于现有的闭环放大器能耗较大，使其成为整个ADC系统的能效瓶颈。
针对这个难点的一条技术路线是近年提出的开环动态放大器。它具有很高的能效，但因为线性度差、增益低、输出摆幅小等问题，极大地限制了其应用场景。对此，陈卓毅提出了共源共栅的容性源极负反馈的动态放大器和最高位提前转换技术，显著提高了线性度和增益，同时采用温度补偿的电流偏置方案提升PVT涨落下的性能鲁棒性。依托以上技术，芯片样片在奈奎斯特频率的输入下达到目前在相同或更高采样率的模数转换器中能效的世界纪录。
陈卓毅的科研工作始于一篇文献的学习。从大二开始，他在沈老师的课题组组会中旁听学习。一次，老师给陈卓毅一篇有关数模转换器放大器的文献进行学习，在对文献中放大器结构进行复现时的过程中，他对放大器增益不够、性能不佳的的问题产生了浓厚的兴趣。有什么方法可以解决这些问题，提高放大器的性能呢？陈卓毅开始着手对这个问题开展了研究。
在前人工作的基础上，他对已有的电路结构进行优化，将芯片设计好的方案交给厂家生产芯片，随后对芯片的性能进行测试测试芯片的性能，并和已有的芯片的性能进行对比。陈卓毅兴奋地发现，自己优化过后的模数转换器的能效竟然达到了前所未有的高度！
△陈卓毅在工作中
△陈卓毅在本科生科研项目答辩中总结论文成果的PPT
陈卓毅的项目需要把设计方案交给厂家生产芯片，然后对芯片进行性能测定。但是在给公司交付方案最后期限的前几天，他在某次仿真模拟时突然发现了设计中的重要漏洞，整个程序几乎无法正常运行。这时设计版图已经接近完成，来不及重新返工。他焦急万分，仔细分析了很久都没能有找到出现漏洞的原因。在巨大的压力下，陈卓毅几近崩溃，眼看着大半年的努力在此刻仿佛就要付诸东流。在火烧眉毛的紧急关头，他找到了实验室的师兄帮他进行分析。师兄安慰他平稳心态，帮助他规划修复的步骤，在短短几天里极限操作，赶在截止期限前弥补了漏洞，方案终于得以如期交付。
最前沿的电子设计资讯
