据韩国媒体报道，已确认三星电子正在开发的背面供电（BSPDN）技术将引入至2nm工艺中。
背面供电技术是一种尚未商业化的新型半导体工艺。一般来说，为了给半导体供电，电源线都放置在晶圆的顶部绘制电路的地方，以方便工艺。然而，随着电路变得更加精细，在一侧雕刻电路和电源线变得困难。此外，随着电路间隙变窄，会出现干扰，增加制造和设计难度。
背面供电技术是一项可以克服这些限制的技术。通过将电源线放置在晶圆背面，将电路和电源空间分开，可以最大限度地提高电源效率，同时也可以提高半导体性能。它还可以有效地减少整体芯片面积。特别是，有望有助于移动应用处理器（AP）生产过程中芯片尺寸的小型化。
随着芯片面积的减小，三星可以有效地开始批量生产具有更小表面积的 SoC 设计，不仅如此，早期进行的测试有助于成功地大幅提高性能和能效水平。
据悉，三星电子采用两种不同的ARM内核，分别将芯片面积缩小了10%和19%，并成功将芯片性能和频率效率提高到了个位数水平。
据称，三星已从一家日本初创公司获得了首个 2nm 芯片订单，但尚不清楚该批次是否应用了 BSPDN 技术。台积电没有透露正在试验背面电源。
而后置供电技术最先进的英特尔，计划年内通过应用BSPDN技术量产半导体。目标是Intel的20A工艺，号称2nm级别。英特尔还创建了自己的品牌“Powervia”，以强调其后置供电技术的卓越性。台积电还计划将该技术应用到2纳米以下的工艺中，据报道将于2026年进行开发。
最前沿的电子设计资讯
