在人工智能、5G通信、物联网等新兴技术蓬勃发展的当下，EDA/IP与IC设计技术正迎来新一轮的变革与机遇。随着摩尔定律逐渐放缓，芯片制造工艺进入后摩尔时代，3DIC、Chiplet等先进封装技术应运而生，为提升芯片性能和集成度提供了新的解决方案。同时，人工智能和机器学习等技术的应用也正在改变传统的IC设计流程，带来更高的设计效率和更优的设计结果。
在这样的行业背景下，国际集成电路展览会暨研讨会(IIC Shenzhen 2024)期间举办的“EDA/IP与IC 设计论坛”汇聚了全球行业专家，共同探讨未来发展趋势、挑战与最佳实践，为推动行业创新与发展贡献力量。
在物联网(IoT)领域，市场对AI芯片的需求日益增长，它们需要具备高算力和低延迟。RISC-V以其开源、模块化、可扩展的特性，完美契合了这一需求。IoT市场的高度碎片化和对定制化解决方案的强烈需求，使得RISC-V成为了一个明智的选择。在中国市场，RISC-V的热切需求尤为明显，它不仅能够填补本土芯片产业在处理器IP方面的短板，还能快速接纳新技术，提供领域特定处理器的解决方案。
思尔芯副总裁陈英仁
思尔芯副总裁陈英仁指出，尽管RISC-V带来了许多优势，但它也面临着挑战。标准细节的定义、低成本授权以及厂商自定义指令可能会威胁到标准的延续性，影响软件和编译器生态的稳固性。此外，服务器和手机领域的定义存在许多难点，需要一个长期的发展过程来解决。
陈英仁：“在EDA支持方面，RISC-V的规范性也尚待完善，可能需要对RTL设计进行大调，或者开发新的IP，这需要漫长的演进和牺牲晶圆面积的代价。”
面对新技术浪潮，思尔芯采取了精准芯策略，确保设计正确的芯片，即“Design the Right Chip，Design the Chip Right”。
陈英仁：“我们采用了异构验证方法，包括芯神匠架构设计、芯神驰软件仿真、芯神瞳原型验证和芯神云EDA云等工具，以并行驱动和左移周期方法，提高验证效率。”
随着SoC芯片设计规模的不断扩大，验证难度呈指数级增长。IP集成度的提高，以及产品上市时间（TTM）的压力，使得设计过程中查找和修复漏洞的成本激增。熊文指出，英诺达的RTL Signoff静态验证流程，通过早期发现问题，减少迭代成本，提高设计质量与效率，成为应对这些挑战的关键。
英诺达（成都）电子科技有限公司副总经理熊文
此外，在IC设计流程中，早期发现并解决功耗问题是成功流片的重要保障。英诺达的EnFortius凝锋 Low Power Checker（LPC）是一款低功耗静态验证工具，以其速度快、容量大的技术优势，支持层级UPF和电源状态表，为用户提供了全面的UPF标准支持和目标化的报错信息系统。
全球基于Wi-Fi 6/6E的设备连接数在2022年达到11.49亿。随着Wi-Fi 6单频段和Wi-Fi 7的投入市场，预计到2027年，全球基于Wi-Fi 6/6E与Wi-Fi 7的设备连接数将合计达到39.98亿。在蓝牙芯片行业，BLE单模芯片设备的增长成为蓝牙产业的重要亮点，而低功耗蓝牙与其他通信技术的多模产品也是未来的发展重点。
灿芯半导体（上海）股份有限公司市场总监杨凯
灿芯半导体（上海）股份有限公司市场总监杨凯指出，灿芯半导体拥有丰富的IP库，包括Std Cell/Memory/IO、Regulator、DC/DC、Cap-less LDO、Power On Reset、Crystal OSC等，以及多种高速接口IP，如USB3.0/OTG、DDR2/3/4、LPDDR2/3/4、PCIe Gen 1/2/3/4/5等。
这些IP覆盖了从基础IP到智能电表芯片解决方案、AI芯片解决方案、AI智能语音芯片解决方案、显示屏人机交互芯片解决方案、安全芯片解决方案以及语音芯片解决方案等多个领域。
在模拟/混合信号设计领域，从平面工艺到FinFET技术，寄生参数的增加对仿真/验证性能和吞吐量产生了显著影响。随着工艺几何尺寸的减小，寄生元素和变异性增加，设备和互连更加密集，FinFET晶体管的建模复杂性增加，以及SerDes等设计规格的激进化，数据速率从约2.5Gbps增长至约50Gbps，功耗效率提高了约200倍。这些因素不仅延长了开发时间，推迟了上市时间，还限制了测试台的覆盖范围和分析能力。
Silvaco中国技术支持经理刘客
在后布局仿真中，传统的寄生参数缩减方法存在局限性。例如，集成在提取器中的嵌入式缩减需要重新启动提取过程以更改缩减设置，而模拟器集成的嵌入式缩减则无法访问缩减后的仿真数据，限制了对缩减影响和准确性的可见性。Silvaco中国技术支持经理刘客表示，为了满足不同的分析需求，我们需要更灵活、更有效的缩减方法。
据介绍，Jivaro Pro通过显著减少后提取网络列表，加速设计周期，提高生产力，增加覆盖范围（每天运行多个仿真而不是一个），最小化计算资源和开发成本（例如，CPU和内存配置），使用自动“模式”轻松访问高级缩减技术，使用Jivaro Pro的多功能性定制寄生缩减以满足您的需求。
九同方微电子有限公司成立于2011年11月，由源自硅谷的多名留美博士组成的核心研发团队，形成了海内外研发梯队。公司主要围绕集成电路设计EDA工具，以电磁场仿真平台为基础，逐步发展成为世界级的多物理场解决方案提供商。
张记隆，九同方高级AE经理
其电磁产品涵盖芯片级、系统级和封装级，包括FAB无源器件建模设计、模拟及信号链芯片设计、射频芯片设计、SOC芯片设计等。仿真场景包括产品eCPS、eWave3DIC等，应用于2.5D/3D IC设计、RF Flip Chip设计、射频FEM SiP设计、PCB级系统设计、天线设计和电磁兼容设计等。
最前沿的电子设计资讯
