今日早上，EDN发表了关于Cadence 推出首款创新的基于机器学习 (ML)的设计工具Cerebrus的消息，很多读者阅读之后，问这款工具牛在哪？
简而言之，Cerebrus AI 工具缩短了 5nm 和 3nm 芯片的开发时间，并已被瑞萨电子和三星代工厂使用。
据Cadence 机器学习产品管理集团总监 Rod Metcalfe 表示：“优化整个流程很重要，因为您在综合中所做的工作会影响实施。”
该工具在云中的多个处理器上运行，可将设计效率提高 10 倍，并将设计时间缩短至数天而非数月。
Cadence 与瑞萨电子合作开发了工具流程，并举了一个例子，其中一个 5nm 移动片上系统设计，该工具将性能提高了 14% 至 420MHz，将泄漏功率降低了 7% 至 26mW，总功率降低了3% 至 62mW，尺寸缩小 5%。
仅用了 10 天就实现了当下主流芯片设计需要几个月的时间完成的功耗、性能、面积 (PPA) 优化。
瑞萨电子共享研发 EDA 部门数字设计技术部主管 Satoshi Shibatani 表示：“在取得这一成功之后，我们将在最新设计项目的开发中采用新方法。
Cerebrus 设计为可扩展的，因此可以轻松运行数百个内核，但 Cadence 使用了 20 台具有 320 个内核的机器来运行场景，以在 5 纳米片上系统设计上生成数据。“我们还在云提供商（例如 AWS）上启动并运行了该系统。”
机器学习算法随着设计的进行而学习。
Cerebrus 了解 Cadence 工具流程中的不同选项以及如何在不同方向上驱动这些工具，并且它带有一组预先打包的默认约束以快速启动。Cadence 还在开发在每个单独工具中运行的代理，与整体流程优化相关联。
每个工具中每次运行的场景数据都存储在所有工具都可以访问的中央数据库中，Cerebrus 生成一个机器学习模型，从设计中学习。在项目结束时，这会产生一个持久的预训练模型，可供下一个设计使用。
“场景信息必须保留足够长的时间来训练模型，但您不必保留所有场景信息，我们已经构建了一个设计驾驶舱来查看场景中的数字。例如，在 200 个场景中，您可能希望保留 20 个以向它们学习。Cerebrus 会告诉你最好的情况，你可以保留它，”他说。
Cerebrus 与 Genus Synthesis 工具、Innovus 实施系统、Tempus 时序签核解决方案、Joules RTL 电源解决方案、Voltus IC 电源完整性解决方案和 Pegasus 验证系统配合使用。
这些工具已在三星代工厂的 3nm 工艺上得到验证。
责编：Demi
最前沿的电子设计资讯
