英特尔(Intel)使用自己的英特尔(Intel) 7处理器和台积电(TSMC) n55 5nm芯片，为数据中心和超级计算机打造了一款拥有逾1000亿个晶体管的设备。
“Ponte Vecchio 是我们的顶级数据中心 GPU 架构，具有英特尔有史以来最高的计算密度。回顾过去的一年，技术是我们所有人沟通、工作、游戏和应对疫情的核心。事实证明，强大的计算能力至关重要。展望未来，我们面临着对计算的巨大需求——到 2025 年可能需要 1,000 倍。四年内增长 1,000 倍是摩尔定律的 5 次方，”加速计算系统和图形集团高级副总裁兼总经理拉贾·科杜里（Raja Koduri）说。
“这是英特尔有史以来构建的最复杂的 SoC，也是IDM 2.0战略实现的一个很好的例子，”他说。“有了这个产品，我们的登月计划开始了，这个1000亿晶体管设备提供了行业领先的FLOPs和计算密度，以加速人工智能、高性能计算和高级分析工作负载。”
Ponte Vecchio利用了几种先进的半导体工艺，采用了EMIB技术和Foveros 3D封装，以及台积电的5nm工艺。嵌入式多模互连桥（EMIB）使用一个非常小的桥接芯片，具有多个布线层，作为我们基板制造工艺的一部分嵌入。所有这些都在封装系统中产生了1000亿个晶体管，而不是一个单片芯片。
Ponte Vecchio由几个复杂的设计组成，这些设计构建在单独的瓷砖上，然后通过EMIB瓷砖组装，从而实现瓷砖之间的低功耗高速连接。这些都放在一起的Foveros封装，创造了功率和互连密度的活性硅三维堆叠。高速MDFI互连允许从一个堆栈扩展到两个堆栈。
Compute Tile是一个由Xe核组成的密集包，是Ponte Vecchio的核心。一个磁贴有八个Xe内核，总共有4MB的一级缓存，用于节能计算。该瓷砖具有非常紧密的36微米凹凸间距，可与Foveros进行3D堆叠，并采用台积电N5 5nm工艺制造。
Base Tile 是 Ponte Vecchio 的连接元素。它是一个基于 Intel 7 (10nm) 的大型芯片，针对 Foveros 技术进行了优化。这将所有复杂的 I/O 和高带宽组件与 PCIe Gen5、HBM2e 内存、MDFI 链接的 SoC 基础设施结合在一起，以连接磁贴到磁贴和 EMIB 桥接器。
Link Tile 提供 GPU 之间的连接，每个 tile 支持八个链接，这对于 HPC 和 AI 的扩展至关重要。这是针对 90G SerDes 以支持 Aurora 百亿亿级超级计算机的扩展解决方案
对初始 A0 工程芯片的测试显示，AI 的 45 TFLOPS FP32 性能具有 5 TBps 内存结构带宽和大于 2 TBps 的连接带宽。
这将使用英特尔的 oneAPI 开放、基于标准、跨架构和跨供应商的统一软件堆栈，该堆栈也用于 Xe HPG 和 Alchemist 独立 GPU，这些 GPU 将于 2022 年第一季度上市，用于高端游戏在新宣布的 Arc 品牌下。Ponte Vecchio 芯片尚未属于 Arc 品牌，但正在验证中，并已开始向客户提供有限的样品。Ponte Vecchio 将于 2022 年面向 HPC 和 AI 市场发布。
Demi Xia编译
最前沿的电子设计资讯
