美国半导体设备大厂应用材料(Applied Materials)宣布与新加坡科技研究局(Agency for Science, Technology and Research，A*STAR)旗下的微电子研究院(Institute of Microelectronics，IME)签署协议，将双方在芯片异质整合方面的合作研究计划延长五年，目的是着重于加速在混合键合(hybrid bonding)与其他新3D芯片整合技术的材料、设备和制程技术突破。
应材和IME在2011年就共同建立了第一个联合先进封装卓越研究中心(Center of Excellence in Advanced Packaging)，该座位于新加坡的实验室诞生于双方在2016年签署的第一个五年期合作研究计划期间，一开始是聚焦于3D芯片封装和扇出式晶圆级封装技术。
在最新延展的合作研究计划中，涵盖规模达2.1亿美元的新增投资，使总研究支出达到4.6亿美元。新的资金将用以将联合实验室的面积增加3,500平方英呎；此外IME指出，新阶段的合作计划也将扩编现有的实验室，增加20%的人员。
应材与IME连手于新加坡设立的先进封装卓越研究中心。(来源：Applied Materials)
应材与IME表示，此合作研究计划的延展将促进芯片异质整合和先进封装技术的突破，为半导体设计带来创新，也加速AI运算时代来临。「为了成为『PPACt推动公司』(PPACt enablement company，(EETT编按：PPACt指芯片的功率、效能、单位面积成本与上市时间)，在异质整合与先进封装取得突破是应材的重要策略，)应材资深副总裁暨半导体系统事业群总经理Prabu Raja表示，期待藉由双方的合作协助半导体与运算产业，加速发展混合键合技术以及推动3D芯片整合技术的创新。」
2021年9月，应材宣布了三项与加速芯片异质整合制程发展有关的新技术，包括裸晶对晶圆(die-to-wafer)、晶圆对晶圆(wafer-to-wafer)的混合键合，以及先进基板。应材和IME都宣称他们的研究将进一步促进这些技术和新兴的3D芯片整合技术。
裸晶对晶圆的混合键合能够增加I/O密度，并透过铜导线线对铜导线的直接互连，缩短小芯片(chiplet)之间的线路长度，进而改善效能、功耗和成本。晶圆对晶圆的混合键合则能让芯片制造业者在单一晶圆片上设计特定芯片架构，同时在第二片晶圆上打造另一种芯片架构；然后再接合这两片晶圆组成完整的组件。
应材指出，晶圆对晶圆的混合键合要达到高效能与良率，前段制程步骤的质量非常重要，两片晶圆键合时的均匀度和对准度也不容轻忽；因此该公司与另一家半导体设备业者益高科技(EVG)签订联合开发协议，共同为晶圆对晶圆键合开发协同优化的解决方案，结合应材于沉积、平坦化、植入、量测与检验领域的专业能力，以及EVG在晶圆键合、晶圆前置处理与活化，以及接合对准、迭对量测方面的专长，以提升良率和性能。
在先进基板部分，则是因应芯片业者在2.5D和 3D设计需求，利用应材收购自Tango Systems的面板等级基板(panel-level)制程技术增加封装尺寸与互连密度；应材表示，相较于晶圆尺寸基板，500mm2 或更大尺寸的面板级基板能封装更多芯片，因此能在改善功耗和性能的同时，也进一步降低成本。
(参考原文：Applied Materials, IME Extend Hybrid Bonding Research，By Stefani Munoz)
本文同步刊登于《电子工程专辑》杂志2022年2月号
最前沿的电子设计资讯
