EDN电子技术设计曾报道了华为公开的一种芯片堆叠封装及终端设备专利，近日，有业内人士表示，华为的这种混合 3D 堆叠方式比其他公司传统的 2.5D 和 3D 封装技术更通用。
堆叠技术也可以叫做3D堆叠技术，是利用堆叠技术或通过互连和其他微加工技术在芯片或结构的Z轴方向上形成三维集成，信号连接以及晶圆级，芯片级和硅盖封装具有不同的功能，针对包装和可靠性技术的三维堆叠处理技术。
该技术用于微系统集成，是在片上系统（SOC）和多芯片模块（MCM）之后开发的先进的系统级封装制造技术。 在传统的SiP封装系统中，任何芯片堆栈都可以称为3D，因为在Z轴上功能和信号都有扩展，无论堆栈位于IC内部还是外部。
这种创新的芯片封装和多芯片互连技术将在未来几年成为领先处理器的关键，因此所有主要芯片开发商和制造商现在都拥有自己专有的芯片封装和互连方法。
目前，3D芯片技术的类别包括：基于芯片堆叠的3D技术，基于有源TSV的3D技术，基于无源TSV的3D技术，以及基于芯片制造的3D技术。
然而，3D 封装通常需要相当复杂的布线，因为小芯片需要通信并且必须使用 TSV 提供电力。
虽然 TSV 已在芯片制造中使用了十多年，但它们增加了封装过程的复杂性和成本，因此华为决定发明一种不使用 TSV 的替代解决方案。华为专家设计的本质上是 2.5D 和 3D 堆叠的混合体，因为两个小芯片在封装内相互重叠，节省空间，但不像经典 3D 封装那样完全叠放。
华为的方法使用小芯片的重叠部分来建立逻辑互连。同时，两个或更多小芯片仍然有自己的电力传输引脚，使用各种方法连接到自己的再分配层 (RDL)。但是，虽然华为的专利技术避免使用 TSV，但实施起来并不容易且便宜。
华为的流程涉及在连接到另一个（或其他）之前将其中一个小芯片倒置。它还需要构建至少两个重新分配层来提供电力（例如，两个小芯片意味着两个 RDL，三个小芯片仍然可以使用两个 RDL，所以四个，请参阅上面的画廊了解详细信息），这并不是特别便宜，因为它增加了几个额外的工艺步骤。好消息是其中一个芯片的再分配层可以用来连接内存等东西，从而节省空间。
业内人士认为，华为的混合 3D 堆叠方式比其他公司传统的 2.5D 和 3D 封装技术更通用。
例如，很难将两个或三个耗电且热的逻辑裸片堆叠在一起，因为冷却这样的堆栈将非常复杂（这最终可能意味着对时钟和性能的妥协）。华为的方法增加了堆栈的表面尺寸，从而简化了冷却。同时，堆栈仍然小于 2.5D 封装，这对于智能手机、笔记本电脑或平板电脑等移动应用程序很重要。
自从美国政府将华为及其芯片设计子公司海思列入黑名单后，所有与芯片制造相关的公司都需要申请出口许可证，但由于所有半导体生产都涉及美国开发的技术，华为无法进入任何最先进的节点（例如台积电的N5)，因此必须依赖已经成熟的工艺技术。
华为前任总裁郭平表示，为此，创新的芯片封装和小芯片互连技术，尤其是 3D 堆叠，成为华为提升其芯片性能，提升竞争力的一种方式。因此，该公司投资于专有的封装和互连方法（例如其获得专利的方法）是非常有意义的。
郭平表示：“以 3D 混合键合技术为代表的微纳米技术将成为扩展摩尔定律的主要手段。”
华为高层表示，由于先进的制程技术进展相对缓慢，2.5D或3D封装的多芯片设计是芯片设计人员不断在产品中投入更多晶体管并满足预期的普遍方式。因此，华为将继续投资于内部设计的面积增强和堆叠技术。
在新闻发布会上公开发表的声明清楚地表明，华为旨在为其即将推出的产品使用其混合无 TSV 3D 堆叠方法。主要问题是该方法是否需要美国政府可能认为最先进且不授予出口许可证的任何工具或技术（毕竟，大多数晶圆厂工具使用源自美国的技术）。
也就是说，我们是否会看到一家代工厂使用华为的专利方法为华为制造 3D 小芯片封装，还有待观察。
但至少华为拥有一项独特的廉价 3D 堆叠技术，即使无法使用最新节点，也可以帮助其保持竞争力。
最前沿的电子设计资讯
