Arteris和Semidynamics合作，增强了RISC-V处理器IP对于系统IP的灵活性和高度可配置的互操作性。集成并优化的解决方案将专注于加速人工智能、机器学习和高性能计算应用。2024年将形成一个演示平台。

数字化转型最终可以帮助改善供应链，改善库存管理，并提高从规划到生产的执行力。

全球领先的新思科技IP解决方案和AI驱动型EDA全面解决方案与“Arm全面设计”相结合，大幅加速复杂SoC设计的上市时间

发挥核心器件内部每一个计算单元的作用，以更大带宽连接内外部存储和周边计算以及网络资源，已经成为智能化技术的一个重要趋势。

广泛的多裸晶系统设计解决方案可支持3Dblox 2.0标准及台积公司3DFabricTM技术，提高快速异构集成的生产率

清华大学自动化系戴琼海院士、吴嘉敏助理教授与电子工程系方璐副教授、乔飞副研究员联合攻关，提出了一种摆脱摩尔定律的全新计算架构：光电模拟芯片。根据官方的实测，光电融合芯片的系统级算力较现有的高性能芯片架构提升了3000余倍，而电路部分仅采用180nm CMOS工艺，已取得比7纳米制程的高性能芯片多个数量级的性能提升……

全新参考流程针对台积公司 N4PRF 工艺打造，提供开放、高效的射频设计解决方案。业界领先的电磁仿真工具将提升WiFi-7系统的性能和功耗效率。集成的设计流程提升了开发者的生产率，提高了仿真精度，并加快产品的上市时间。

如今，利用新的方法来创造差异化的产品是当今技术创新者们所追求的目标。当半导体扩展规律已经显示出极限时，我们该如何满足对更高计算性能的需求？办法只有一个：为特定需求定制计算。

三星电子称其在环栅 (GAA) 技术方面取得了飞跃，计划从1.4nm工艺开始将纳米片数量增加到4个，并于2027年实现量产。

高性能计算和人工智能正在形成推动半导体行业飞速发展的双翼。面对摩尔定律趋近极限的挑战，3DIC Chiplet先进封装异构集成系统越来越成为产业界瞩目的焦点。

RISC-V生态系统中的关键公司之一 SiFive近日进行了大规模裁员，约有130名员工被解雇，占员工总数的20%。该公司发言人David Miller表示，此次裁员覆盖了所有部门，包括高管团队。

作为Synopsys.ai EDA整体解决方案的一部分，由AI驱动的模拟设计迁移流可助力提升模拟和混合信号 SoC 的设计生产率

虽然可靠性测试在封装器件级进行，但许多IC制造商正在转移到晶圆级测试，包括需要在上游制造过程中进行进一步测试。

新思科技接口和基础IP组合已获多家全球领先企业采用，可为ADAS系统级芯片提供高可靠性保障

DDR5的电源电压相较于DDR4的1.2V降低了0.1V，达到了1.1V，虽然较低的电源电压降低了功耗并延长了电池寿命，但同时也带来了一些技术挑战，比如更容易受到噪声的干扰，这使得信号完整性变得更具挑战性，因为信号开关时电压之间的噪声余量更少，并可能会因此影响到设计。