追述模拟IC的起源

要点 1.原美国国家半导体公司的设计人员提供了在30年~40年前做IC设计的挑战性景象，以及这些经历如何造就了今天的IC。 2.设计人员开发了所谓的工装盒(kludge box)，用于验证设计的性能，有时也被用作后续生产的测试设备。 3.设计者用仿真工具做验证，但他们必须先做手工计算，而到80年代中期以前，做面包板一直是标准的方法。 4.凌力尔特公司共同创建人、工程副总裁兼首席技术官Bob Dobkin在原美国国家半导体公司度过了他的早期设计岁月，他创造性地使早期运放超过了1MHz带宽极限。 历史极具启发性，从中能看到我们前辈的成功与失败，告诉我们在生活中要避免什么和效仿什么。日常生活中如此，模拟IC和模拟电路的设计中也如此。创新型开发人员与创新性开发成果造就了21世纪的今天我们在设计中使用的模拟产品。本文深入探讨了原美国国家半导体(NS)公司、德州仪器(TI)公司和凌力尔特(Linear)公司早期精密运放的开发工作。下一期还将关注Burr-Brown、ADI、Microchip和Maxim，以及模拟技术领域的先驱们。 运放IC的起源 经历了IC发展过程中的痛苦后，有些设计者脱颖而出。其中一些人曾供职于原美国国家半导体公司(现在已被TI收购)，他们正指引着芯片设计工程师走出一条全新的成功之路，从而让电路设计者获得今天高要求市场所渴望的那种下一代IC。TI专家Dennis Monticelli表示，计算机发展的故事也是IC发展的故事，两者无法分隔开来。他的合作人—首席技术官Erroll Dietz回忆起模拟IC的初期岁月，认为那是“电子的蛮荒西部”。这些设计者在工作中采用自己制定的设计规则，使用晶体管工具包的器件，用带插座的覆铜板作为设计工具，以及使用分立的电阻与电容(图1)。

jY7ednc

TI公司著名技术专家Mike Maida称：“工具包的器件都是在线性IC晶圆生产线上制造的晶体管，用金属壳做外封装。设计规则在IC布局中用间距作为约束，例如：基极与绝缘、基极内的射极，等等。设计者有时会对特殊情况找到自己的设计规则，如降低电压，不过必须得到晶圆工程师的认可。我们有小的透明‘尺子’，可以测量IC合成图上的间距。” 设计者采用Level 2 Spice做仿真，它使用改进的Grove方程，这是所有仿真器中最常用的MOS方程。HKJ Ihantola和JL Moll在1964年发现了这个方程(参考文献1)。跨导在时间上的不连续性让设计者遇到很大困难。例如，在数兆赫兹以上频率做设计时，很难用面包板。Maida说：“仿真是70年代末期的事情，那时没人仿真线性IC。” 同为TI资深技术专家的Don Archer称：“对于强反型和弱反型之间的区域，Level 2 MOS模型有一个大的不连续性。当工作在准亚阈值区时，模型的不连续性对于收敛是一个大问题，并且，我们开始时还没有建模小组。我们去测量工具包的器件，从而得到我们自己的模型参数。” 设计者还缺乏制作逻辑图的能力，他们不得不手工输入网表，包括射极、基极和集电极值，并手工生成一份逻辑图，以检查这些值的准确性。然后，他们再为手画的逻辑图加上仿真结点号。网表中的各个行可能看上去是这样：Q1 8740NPN1，它代表了NPN1型器件，集电极结点为8，基极结点为7，射极结点为4，而基板结点为0。每只晶体管、电阻和电容都必须输入类似的一行。 TI 公司技术总监FarhoodMoraveji说：“如果要看波形，我们就得用绘图和打印指令，设定要打印或绘制的结点。对于分层的更复杂电路，我们必须采用子电路指令。后端工具根本不存在或很粗糙，DRC(设计规则检查)与LVS(布局对逻辑图)检查都不是自动的，同事们用它做独立的手动LVS检查，验证电路与布局的匹配性。” 《电子设计技术》网站版权所有，谢绝转载 {pagination} 布局工具包括一个“ 啤酒检查”，在此期间，设计者要将电路图放在一个透光桌上。Archer称：“ 你会请同事对自己的IC布局做‘啤酒’检查。他们每发现一个错误，你就得给他们买罐啤酒。后来我们换了一个较古板的设计经理，他坚持让我们改叫布局检查，而不是‘啤酒检查’。” Maida称，该公司亦采用色键方法做各层之间的比较(图2)。色键印在聚酯薄膜上，用于表示一个物理层，每个层有不同的颜色，例如红色表示基极， 绿色表示集电极。当设计者将两种颜色的薄膜叠加放在透光桌上时，就产生了第三种颜色。这是一种有效的方法，用于检查几何部分是否有缺失或绘制错误。设计者还开发了所谓的工装盒(kludge box)，用于验证设计的性能，有时也用作后续生产的测试设备(图3)。

图2，色键(color key)是一种有效方法，用于检查几何部件是否有缺失或绘制错误。图中是第一款高性能CMOS运放LMC660，当时是1984年。
jY7ednc

图3，一个用于LM1893的工装盒，它是早期的测试测量与性能验证工具。
jY7ednc

Moraveji说：“工装盒的必要性在于，当时不存在可以测量IC性能的测试设备。这些盒子通常采用一些聪明的测试技巧，也可能进入数据表。”Moraveji表示，设计者是用晶体管工具包器件做一种新系统概念的面包板试验，或做一只芯片的原型。他们要对面包板做大量复杂的测量，以确保一个设计概念的正确性。他说：“面包板很有意思，也极具挑战。在此期间，如果有只元件坏了，要找到它并让它重新工作是非常痛苦的事。在开发期间，能做出整洁面包板的技师是我们团队中最有价值的部分。” 设计者习惯于深入到晶体管级的细节，甚至修改晶体管设计来创建IC。而今天的设计者拿到的都是标准单元，并用它来做设计；他们不能修改这些标准单元，因为生产阶段不支持修改过的设计。在早期，进入市场的时间不像今天这么关键。一个有50只晶体管的电路要花18个月~24个月才能完成，包括面包板设计、布局、调试(一般都在一个检测站上完成)，以及通常要做一些阻焊的修改。现在，一个有数千只晶体管的设计，正常设计周期已缩短为8个月~10个月(图4)。

图4，经过30多年生产后，因为它的出色性能，LMC660四CMOS运放仍在销售。尽管它并没有21世纪设计所具有的数千只晶体管，但TI专家Dennis Monticelli的名字仍标在设计上。
jY7ednc

设计者们采用仿真工具做验证，但首先必须做手工计算，到80年代中期，开发面包板仍然是一种标准方法。有时候，他们得先用计算尺做纸上的设计工作，然后再做面包板。他们还不可能用到很多图书馆教科书，因为他们是在开发新设计，尤其是CMOS。Archer称，各种IEEE期刊上的研究文献一般要比教科书更有用。而Monticelli说，刚从工程学校出来的毕业生都会找一个用过黑板的导师，因为那会儿没有白板。在硅谷，你的学习方式是阅读最新出版的论文，以及在酒吧与其它工程师交流。Dietz说：“很多情况下，我们必须做多次测量，然后用数据给出一个有关电路运行的解释。” 《电子设计技术》网站版权所有，谢绝转载 {pagination} 向塑封元件的转变产生了应力作用，采用模铸方式后，改变了芯片中的低偏置电压。Maida解释说：“有时候，我们不会在塑封中提供最好的A级规格。相同元件通常有两到三种电气等级，以及两到三种温度等级：商用级、工业级和军用级。”他补充说，设计者总是要测试军标元件的温度特性，但几乎从不以相同方式测试商用元件。 Dietz说，运放就像能探测煤矿危险的金丝雀一样，可以揭示出任何工艺问题。当制造工艺开始偏离时，仅凭模拟IC的严格规范就可提出警告。那时的设计者从来没听说过“由设计保证”这个词，而是在开发期间，对IC做整天的测试。不过，Maida称生产测试就不是这种情况了，他说：“一个好的经理知道如何设定设计极限。一切都要测试的思路在80年代后期才出现，那时质量水平成为焦点。”Maida同时补充道，他们必须在实验台上确定器件的特性，这一定会涉及到手工测量，有时候要用工装盒做有技巧的测量，如安定时间、采样与保持采集时间，以及线性度。 Dietz说，时间飞逝了40年后，客户即使没有数千种也有数百种可选运放，还可以挑选多家供应商。一旦工程师对某款运放感到满意，他们就会一直重复地用下去。如果他们需要一些更好的性能，也有机会找到一款满足要求的产品。他说：“今天已很少有客户直接找到我们要求某种新运放。” 模拟前端的角色 现在，精密运放通常是集成模拟前端输入的一部分，或者集成到了传感器内。由于在高频下有低输出阻抗，因此它们也驱动开关电容的输入ADC，并在ADC要求的正确共模水平下有差分输出。据Moraveji说，这些放大器的目标用途是大动态范围的ADC接口应用，有低的静态功耗、千兆赫兹级的增益带宽，以及低输入噪声。 在这些现代放大器中，除了一般规格以外(如开路增益、电源电流以及输入偏置电压)，一些其它项(如三阶互调)用于表示失真以及较高频率下的SFDR(无杂散动态范围)降级失真。高速数字可变增益放大器现在一般驱动有串行总线输出的ADC，从而方便了与微控制器的接口。 工业市场仍然青睐于采用±15V电源的老式标准。Maida称，新的工艺技术可以在保持±15V电源时，提供增强的性能、更低的功耗，以及可编程能力。不过今天的一些设计者认为工作在1.8V电源的放大器可以节省功耗，而它们在这个电源电压上也可以实现性能指标。第一只可用单电池芯供电的运放是LM10，它是模拟先驱者Bob Widlar于70年代在原美国国家半导体公司设计的。Maida解释说，这只用单节碱性电池供电的运放很稳定，因为它的很多晶体管都工作在近饱和点。 设计者还希望自己的电路能驱动无限多的容性负载，很多设计者询问在输入端和输出端的轨至轨性能。但大多数设计并不需要这种特性。设计者必须彻底地分析自己的电路需求，看是否要求轨至轨性能满足电路的规格，而不是给设计指定过度的规格。不过Maida也说，没有人会因给运放定出过高规格而丢掉工作。他说：“易于使用仍是卖点。” 设计者必须将一个设计推至工艺极限，但不要过度，因此就需要清晰地了解获得一个最先进设计的边界。对现代设计者来说，很难去挑战极限了，通常是因为芯片的合格率越来越高，现在大约是90%。今天的IC设计者还必须与制造和工艺团队密切合作，才能获得可靠和功能正常的新设计，符合设计者的期望。有能力的IC设计者可以在现代IC开发中胜任跨部门职能的工作。他们不再莽撞行事，因为在一个工艺驱动的业务中， 复杂性日益增加。不过Dietz说，基本的东西并没有变化，设计者仍然要解决工具问题，挑战极限而为客户提供产品。 Maida称，今天的工程师必须对运放的各方面都有了解，也包括负载。数据表会列出大量的设计需求，但他补充说：“什么也比不上一块好的面包板，它能让你对设计的信心更上一层楼。” Monticelli说：“今天的构建块式放大器正在变得越来越面向应用定制。它们有数百种甚至数千种产品变型，从精密到高速；但我们正在看到更多的模拟前端，包括那些传感器接口子系统的组成部分。今天，集成化、更小的尺寸以及更低的功耗都正在变得更加关键。” 《电子设计技术》网站版权所有，谢绝转载 {pagination} TI 公司现代运放的选择已经发展到这样一个时点，很多产品宣传的卖点是更小封装，有单、双和四运放版， 单电源低功耗轨至轨的性能，以及±18V电源。这类运放包括该公司的OPA170系列，带电磁干扰滤波的OPA180系列零漂运放，以及低工作电压的CMOS运放，如OPA314系列，以及斩波稳定的LMP2015运放。这些器件代表着今天新的创造性的应用定制架构与工艺。 凌力尔特公司的共同创建人、工程副总裁兼首席技术官Bob Dobkin曾在原美国国家半导体公司度过了自己的早期设计岁月，在此期间他用LM318使运放突破了1MHz带宽的界限(图5)。当时不存在快速的PNP晶体管，只有1MHz带宽的横向NPN管。工艺技术的提高大有助益，但最大的速度增益通常源于选择了智能的拓扑结构。Dobkin采用了一种架构， 将输入信号拆分，通过横向晶体管进入一个直流通道，并通过正反馈电容进入一个交流通道，从而使PNP晶体管获得了10MHz~15MHz的带宽突破。Dobkin说：“我们限制采用最多8个~10个掩模层，获得了很好的合格率。”

图5，凌力尔特公司的Bob Dobkin在原美国国家半导体公司工作时设计了LM318运放。他采用了一种分离输入信号的架构，让其通过横向晶体管进入一个直流路径，通过正反馈电容进入一个交流路径，使PNP晶体管获得了10MHz~15MHz带宽的突破。
jY7ednc

使用过多掩模会产生很多缺陷， 从而导致不良的合格率。Dobkin说，公司“有时会用一只丝袜”来实现PCB掩模！今天的新工艺有20个~30个掩模层，且仍然能有良好的合格率。掩模的出现能够使用PNP和NPN晶体管开发出完全互补的工艺。现在的设计者可以做出数百兆赫兹带宽的放大器，因为实现大带宽已不再需要特殊的架构。 凌力尔特公司在21世纪的产品是差分输出、小功率、轨至轨、高速、逐次逼近寄存器的LTC6362 ADC驱动器；集成了一个精密电流检测放大器、一个电压基准和一个比较器的高集成度LT6108；以及500mA的LT1970A功率功放，并有可调的精密电流极限。 《电子设计技术》网站版权所有，谢绝转载