科通举办2012 Cadence Allegro 16.6新产品研讨会

随着芯片设计的不断复杂化，对于设计软件的要求也越来越高。而根据芯片设计的发展趋势，更新软件功能是EDA厂商每年必须做的功课，也是保持竞争力的关键因素之一。作为EDA工具的主要提供商之一，Cadence每年在研发方面的投入都占营收的三分之一以上，2011年的研发经费更是达到了4亿美元左右。随着信号完整性和电源完整性仿真软件供应商Sigrity成为Cadence的一员，使Cadence可提供全面的从前端到后端的全流程设计和仿真工具。Sigrity可提供丰富的千兆比特信号与电源网络分析技术，包括面向系统、PCB和IC封装技术、独特考虑电源影响的信号完整性分析功能。此次Cadence和Sigirity的组合可以为系统和半导体公司提供高性能设备，使PCB系统的设计和验证更有保证，加快产品的上市时间。 为了把全新的Cadence芯片封装/PCB板协同设计及仿真解决方案第一时间分享给设计工程师，科通集团联合Cadence以及第三方合作伙伴共同举办了Allegro 16.6新技术研讨会。此次研讨会在上海、北京和深圳三地巡回举办，和工程师分享包括PCB设计趋势、信号完整性，电源分布网络及EMC解决方案、FPGA-PCB协同设计能力等内容，并深层次解读PSpice新技术和设计规划、布线新技术等。科通Cadence产品经理王其平表示：“通过举办这样的研讨会，可以让我们的设计工程师客户了解Cadence的产品状态、EDA的前沿技术以及未来的发展理念，帮助工程师提高设计技术，也为他们进行交流和经验分享提供一个平台。”相较之前的版本，此次发布的Allegro 16.6在信号完整性以及PCB协同设计方面有了功能的更新。王其平认为：“此次更新主要是应对目前最新的设计需求，同时也整合了Sigrity在信号和电源方面的分析技术以及3D仿真等功能，使Cadence更加完善了其产品线，是一次互补的收购，同时使Cadence的产品优势更加明显。” 技术工程师除了可以通过参加研讨会来了解Cadence的最新信息，科通也会定期在线举办培训活动，工程师可以根据自己的时间选择参加，及时了解Cadence工具的使用技巧、发展信息以及最新功能等内容。 对于科通与Cadence的合作，王其平认为：“这是一个双方选择的结果。Cadence认为科通拥有非常广的客户资源。对于科通来说，科通的许多客户和Cadence的客户有很大的重叠性，科通也可以把Cadence软件推荐给设计客户，可以为客户提供一条龙的服务。” 《电子技术设计》网站版权所有，谢绝转载