Cadence和ARM就64-位元处理器设计扩大合作

重点： Cadence 获得ARM《EDA技术准入协议》，该协议准许Cadence使用基于ARMv7和ARMv8-A架构的处理器IP、ARM Mali GPUs、系统IP和物理工艺库，加强Cadence EDA 工具针对ARM IP以及设计实现方案进行优化，以期获得更好功耗、性能和面积（PPA）设计指标 。 业界首位获得针对ARM 64-位v8版架构的协议，包含ARM Cortex-A50处理器系列 Cadence工具和ARM技术紧密的结合，将促进和简化SoC的设计、验证和实现，并帮助缩短基于ARM 产品的设计周期和加快产品的上市时间。 2014年5月21日,全球电子设计创新领先企业Cadence设计系统公司宣布，同ARM国际科技控股有限公司签订第一份《EDA技术准入协议》，包含基于ARM v8-A 64-位架构的ARM Cortex-A50 处理器系列。该协议还许可了对ARMv7 32-位处理器技术、ARM Mali GPUs（图形处理单元）、系统IP和ARM Artisan?工艺库的使用。此项合作将进一步促进ARM和Cadence?在移动通信、消费者、网络、存储、汽车和其他终端市场产品领域提供世界一流的节能和高性能应用技术。 ARMv8-A对64-位架构的支持，促使ARM处理器更加广泛地用于服务器和桌面应用中，以及将64-位操作系统移植到移动应用系统中。 “我们一直在激励研发人员、设计师和工程师围绕ARM技术进行创新，确保一条快速可靠、通向市场的途径”ARM的执行副总裁兼产品部总裁Pete Hutton说道，“由该协议产生的联合优化工具、IP和物理库将加速ARM最先进技术的推广。我们希望此举对移动设备和服务器的开发人员有一个极大的促进，同时也能促进物联网市场的蓬勃发展。” 协议的关键特点： 扩展了Cadence基于ARM的解决方案，以提供64-位SoC优化工具和流程。获取该ARM IP的授权，Cadence可以针对性的优化性能、加强调试功能，并提供较为精简的设计流程以缩短基于ARM的系统开发周期。 增强基于ARM的RTL-to-GDSII设计、实现和签收流程，以期获得更好功耗、性能和面积（PPA）设计指标。 扩大现有的基于ARM的系统验证解决方案，以针对缓存一致性协议的的多核64-位处理器设计、集成和硬件/软件验证环境。 针对ARM系统IP自动化建立的验证环境和性能分析，使设计师能尽早地采用和进行验证，增强设计成功的信心。 加强为双方客户提供使用带有ARM技术的Cadence工具的培训。 “Cadence成为首位使用ARMv8-A 的EDA合作伙伴，此举加深了我们同客户的合作，推动了流程优化和以ARM处理器IP为中心的自动化技术的开发和实施。”Cadence全球销售兼系统与验证部门高级副总裁Charlie Huang说道，“我们可以联合实现更好的系统设计，满足我们双方客户节能型64-位市场主导型产品的上市时间需要。” 《电子技术设计》网站版权所有，谢绝转载