计算机主要器件的封装几十年来相对稳定，但现在正经历一场革命。例如，在内存和CPU之间已经达到散热和带宽极限的情况下，业界正在寻求新的方案来提高性能并降低功耗。
最近两年，引领这一追求的是混合内存立方体构想（图1）。这是美光科技提出的概念，业已被庞大的行业领导者联盟——混合内存立方体联盟所采用。这一概念基于用一组高速串行连接取代传统的DRAM总线，同时使存储器和计算芯片在物理上非常接近，以便去掉驱动DRAM总线的功率晶体管。由此产生的模块可将内存的功耗降低70%到90%，目前性能可达到160GB/s水平，这是两项令人瞩目的进步。未来的配置目标是超过上述指标的两倍，最终是使用多个存储器模块实现1TB/s的吞吐率。
图1：混合内存立方体
使能技术是硅通孔（TSV）。通过在逻辑模块上堆叠内存裸片并使用TSV将顶层连接到逻辑电路，使用大量的并行链路，可实现很小的面积占用。今天的产品通常有四个堆叠裸片，所以每个模块的容量限制在16GB。
逻辑层可以是CPU、GPU、FPGA或只是控制逻辑，似乎所有这些选项都开始出现。我们来看一些应用。CPU选项看来显而易见。在CPU之上构建DRAM得到的稍厚的混合芯片，应用在智能手机和平板电脑上令人关注，这是一种节省宝贵空间的方式，但更重要的是节省稀缺的电能。使用16GB容量的方案，已经是个可行的建议，而更高密度的封装将覆盖整个市场。
在服务器中，更高的带宽是吸引力所在。目前尚不清楚市场是否会跟进CPU/内存堆栈路径，或是选择多个内存芯片的紧密并列封装，后者可将带宽提升到500+GB/s范围并增加HMC容量。作为一个例子，英特尔的Knights Landing Phi芯片旨在使用堆叠内存结构（图2）。
图2：英特尔Knights Landing代号Xeon Phi处理器（图片来源：英特尔）
AMD和Nvidia这两家GPU制造商选择了采用多通道并行总线的不同的模块化方法（高带宽内存或HBM）。HMB比RAM总线宽得多，可提供更高带宽。这里再次，DRAM裸片堆叠和与GPU紧密耦合旨在解决性能和功耗问题。将模块方法应用到GPU引发了与服务器相同的封装问题。解决方案可能取决于GPU产品是针对消费类还是针对人工智能（AI）市场。
在服务器系统中用作加速器的FPGA，其本身的故事仍在不断演绎，尽管像Altera/Intel和Xilinx这样的公司已经为HMC提供了原型开发板。
这种模块化方法透露出主要的渠道含义。力量的天平明显地倒向存储器芯片制造商（如美光），而对没代工厂的DIMM组装厂商不利。但这并非一蹴而就，因为系统结构和芯片生态系统还没有发展到可正确使用模块化方案。可能的情况是，智能手机的封闭性将使其成为更容易渗透的市场。
服务器市场转向模块化方法，很可能会因服务器内核中以结构为中心的架构的兴起而变得复杂。诸如Gen-Z之类的方法使得串行存储器连接成为将CPU、GPU、FPGA和外部通信连接在一起的RDMA结构的焦点，它使所有服务器单元之间直接使用公共存储器以及共享内存和接口的跨集群成为可能。未来AMD和NVidia的计划将致力于内存与GPU之间更紧密的耦合，以使当前架构将大量数据从CPU内存传输到GPU内存的问题不再犯难。
力量的天平倒向芯片制造商不仅伤及DIMM制造商，还同样殃及插卡制造商。服务器主板将可能具有面向适配驱动器或LAN的SOC方案的ZIF插槽，以及用于存储器和计算元件的更多插槽。
但供应商阵营也并非一团和气。英特尔在谈论与业内其它家不同的途径。业内有讨论可更好填补Optane NVDIMM和L3缓存之间性能差距的高带宽、低延迟（HBLL）DIMM方案，而不是用于服务器的HMC。
最后的难题是，虽然这些新的存储器速度非常快，但容量有限，目前为16GB或更小容量。虽然这与DIMM类似，但其架构将当今的许多模块排除在外。随着对TB容量内存的需求，该问题尚没有得体的对策。英特尔在NVDIMM中内置Optane（傲腾）的HBLL方法很可能是条解决之道。
尽管英特尔明显的临阵脱逃（没有任何东西正式宣布为产品），但很明显，系统将变得更快、更模块化。为实现这种模块化，以太网NVMe作为一种共享主存储，而将驱动器与服务器分开的方式在市场上备受瞩目，尽管它们仍然可能共享封装。所有这些都将在2018年上半年成为整个行业的发展蓝图，并导致系统性能真正大幅度地提升，从而推动整个系统和存储市场的发展。
《EDN电子技术设计》2018年1月刊版权所有，转载请注明来源及链接。
最前沿的电子设计资讯
