去年，全球芯片行业的收入达到了4122亿美元，同比增长23.8%，创下了有史以来的新高；相比之下，去年中国半导体去年同比增长24.8%，占全球的19.8。
另外，很多的调研机构报告显示，大约有85%的芯片供应商都需要新的人才类型——然而，其中有77%的业者都表示人才短缺。这一切使得IC设计界的不断学习能力尤为重要。
IC设计界每年一次的Tech Shanghai EDA/IP技术论坛于3月29日在上海长荣桂冠酒店成功举办，吸引了上百名高智商的工程师出席了，和国内外一流的讲师一起讨论了正反向设计、专利布局、物理实现、AI芯片的需求，CPU架构的安全与能耗、SoC安全、数字接口测试等方面的设计难题。
我们明显的觉悟到，AI对IP和EDA行业带来的冲击以及中国IC产业的跨越式崛起。
无处不在的AI，大大带动了IP市场的发展。
“行业内针对AI发布了多款IP，例如ARM发布的Trillium，专为移动AI设计的新型处理器架构；Cadence的Tensilica、CEVA均推出针对AI的产品；eFPGA IP在SoC中实现AI所需的卷积神经网络，预计是IP中增长最快的部分，CAGR达到42.9%；MRAM、STTRAM、ReRAM等新型存储器架构，适用于AI的存储器。”中科院微电子所集成电路IP共享平台智能感知研发中心副主任辛卫华在自己的演讲中提到，“针对AI应用优化的互联技术、安全技术、接口技术层出不穷，AI终端设备将成为IP市场收入增长的动力。”
IP行业本身有自己的特点，面向行业应用的IC个性化设计需求激增，从而带来对IP核的大量需求，不仅供应商需要覆盖大量不同的工艺、差异化产品策略也决定了IP定制普遍、再加上IP本身验证难度增加，如何找到合适的IP已经成为一大难题。
中科院微电子所的集成电路IP共享平台，重点围绕IoT相关应用，汇集IP信息资源，提供应用解决方案；平台设有IP信息检索、IP在线验证、IP应用方案、行业资讯等板块，为用户提供IP检索、选型、在线仿真等多元化服务，助力IC设计创新。
AI芯片作为一种专用的加速芯片被推到大众面前，从硬件层面大幅提高了机器学习算法，特别是深度神经网络算法在实际应用中的性能。Cadence公司资深产品技术经理邓立群认为，从设计来讲，其性能有两方面的挑战：
一个是能效。最重要的就是从算法方面着手。有些设计者试图降低精度、压缩数据，以此来降低功耗；有些设计者则通过分析能量消耗在哪些地方，最后发现访存的功耗最大，所以采纳片上内存或分布式内存。
二是吞吐量。这是整体数据进出数量，GPU本身的吞吐量就很高，结合神经算法的AI芯片的数据流处理是高度结构化运算。
Cadence数字后端设计工具针对AI芯片的特点和设计需求，从降低功耗、提高容量、压缩面积、层次化结构化设计等各方面提供有针对性的解决方案，助力AI芯片设计团队突破挑战，更快收敛到预期的性能目标。
无论是海归、还是本土创业者，在初始设计IC时大家都需要有参考，然后再将其转化成自己的思想。如何从反向设计跨越式突破到正向设计，从产品的学习者、模仿者蜕变成为创新者、领跑者是大家都在探索的问题。
“对于初创型或成长型企业，他们处于学习和技术积累阶段，主要需求是缩短学习曲线，迅速累积技术，需要大量的产品技术信息做参考。”芯愿景副总经理石子信先生分享道。
他分享了反向分析再设计产品的关注点，包括技术情报，专利情报，侵权规避，IP复用等。
其中技术情报服务可以帮助用户获取原始设计思想和技巧，以及不公开的协议/算法/固件等，为后续消化、吸收做准备；专利情报服务和侵权规避设计：可以帮助用户了解产品专利信息，竞争对手专利布局，制定专利竞争策略，同时防止“触雷”；数字电路智能分析和RTL代码获取：为数字电路的反向走向正向建立了桥梁，也为协议/算法分析提供重要技术支撑；IP化分析和设计方法：可以实现IP复用，单个产品突破 ，演变出系列化产品；另外，ASIC、FPGA和嵌入式代码相互转化：实现产品不同形式间转换。
他举了去年联发科和博通的专利战案例，起先博通在美国起诉联发科，联发科为了应战，就详细分析了自己的专利地图，在中国大陆和台湾地区反诉博通，最后双方和解。 这个案例告诉我们了解对手的专利布局和策略的重要性。“我们的专利分析部门每年会读上千份专利，目前很多专利本身就有漏洞，也有一些专利代理人本身不够专业——代理人一般对专利流程很清楚，但是对技术本身了解不够深，对需要保护的范围了解不够。”石总表示。芯愿景为客户推出了集成电路知识产权侵权分析平台。此平台构建了全球前20大IC设计公司所有IC产品的侵权地图，可用于专利授权、侵权分析和专利价值评估等方面。
最前沿的电子设计资讯
